Intel: Eigener 65-nm-Fertigungsprozess für Stromspar-Chips

Strategiewechsel hin zu weniger Stromverbrauch

Mit einem eigenen 65-nm-Fertigungsprozess will Intel in Zukunft besonders stromsparende Chips für mobile Endgeräte und kompakte Hardware ermöglichen. Bisher nutzte Intel dafür die gleiche Fertigungstechnik wie für herkömmliche Produkte, mit dem Strategiewechsel sollen nun die Leckströme und damit der Stromverbrauch deutlich reduziert werden.

Artikel veröffentlicht am 20. September 2005, 8:10 Uhr, Christian Klaß

Der Ultra-Low-Power-Prozess wird Intels zweiter 65-nm-Fertigungsprozess. Tests mit einem 50-MBit-SRAM auf Basis der P1265 getauften Technik haben laut des Chip-Herstellers eine Reduktion der Leckströme auf rund ein Tausendstel der herkömmlichen 65-nm-Fertigung ergeben. Intel setzt dazu auf die zweite Generation seiner Strained-Silicon-Fertigung mit acht Hochgeschwindigkeitskupferverbindungen und ein Low-k-Dielektrikum.

Anders als bei der herkömmlichen 65-nm-Technik ("P1264") sind dabei die Verbindungen dichter zusammen, aber auch dünner sowie in kleinerem Maße für besonders hohe Leistung ausgelegt. Bei mobilen Endgeräten kommt es aber eher auf lange Akkulaufzeit und nicht auf besonders hohe Leistung an. Intel geht davon aus, dass sich die zweite 65-Fertigungstechnik in einer merklichen Reduzierung des Stromverbrauchs für Handys und PDAs bemerkbar machen wird.

Der noch in Entwicklung befindliche P1265-Fertigungsprozess wird voraussichtlich ab 2006 für die Chip-Produktion eingesetzt.