IDF: Erste Details zur neuen Intel-Architektur

Breite, aber kurze Pipeline mit 14 Stufen. Stück für Stück hat Intel am ersten Tag des IDF Fall 2005 die ersten Details zu der noch namenlosen Mikro-Architektur preisgegeben, die im zweiten Halbjahr 2006 die bisherigen CPUs für Server, Desktops und Mobilrechner ablösen soll. Wie versprochen stehen Takteffizienz und eine kürzere Pipeline im Mittelpunkt – HyperThreading bleibt hingegen vorerst außen vor.

24. August 2005 um 09:56 Uhr / Jens Ihlenfeld

Hatte Intel im Vorfeld der Markteinführung des Pentium 4 Ende 2000 noch mit griffigen Marketing-Schlagworten wie "Netburst", "TraceCache" oder "Rapid Execution Engine" nur so um sich geworfen, gibt es nun noch nicht einmal einen Codenamen der neuen Architektur, die Netburst beerben soll. Wohl auch, weil Intel bereits im Mai 2005 erste Hinweise auf eine neue Architektur gab, hatten offenbar einige Journalisten mehr als das in San Francisco Gebotene erwartet.

In der vorvergangene Woche nochmals eigens durch Intel angekündigten Keynote des neuen CEO Paul Otellini war am Morgen (Ortszeit) zunächst buchstäblich nichts Neues zu erfahren – außer, dass Intel sich jetzt auf allen Plattformen dem Stromsparen verschrieben hat. Dass die neue Architektur in Chips mit Codenamen Merom (Notebooks), Conroe (Desktops) und Woodcrest (Server) zum Einsatz kommen soll, war bereits seit Mai bekannt. Diese Informationen fasst Otellini nochmals in einer einzigen Folie zusammen. Immerhin wickelte er den ersten Teil der Präsentation auf einem Merom-Notebook ab.

Im anschließend als "Mega-Briefing" angekündigten Vortrag, zu dem nur die Presse geladen war, passten die neuen Informationen über die neue Intel-Architektur dann ebenfalls auf eine einzelne Folie. So soll die Pipeline mit 14 Stufen gegenüber der extrem langen Pipe des aktuellen Prescott-Kerns mit 31 Stufen stark verkürzt werden. Dafür passen nun vier Befehle in die Pipe, die dadurch weiter und effizienter wird. Das gefürchtete "Stalling", bei dem die Pipeline durch falsche spekulative Ausführungen eher zur Bremse als zum Beschleuniger wird, soll dadurch deutlich seltener auftreten. Diese "Out of Order Execution", eine der zentralen Leistungsquellen aller modernen x86-Prozessoren, wird dadurch laut Intel deutlich effektiver.

Neben Stromsparfunktionen, welche der kommenden Pentium-M-Generation "Yonah" entlehnt und weiterentwickelt wurden, führte Intel vor allem eine direkte Verbindung der L1-Caches der beiden Cores als Novum an. Darüber wird der für Anfang 2006 in großen Stückzahlen erwartete Yonah noch nicht verfügen. Benötigt bei der neuen Architektur einer der beiden Cores Daten des anderen, so kann er direkt im privaten Zwischenspeicher des anderen Kerns nachsehen – ein deutlicher Geschwindigkeitsvorteil gegenüber bisherigen Multi-Core-Implementierungen. Von dem noch ungeborenen Yonah bereits geerbt hat die neue Architektur offenbar dessen dynamisch zugeordneten SmartCache .

Daneben hat Intel auch an der Speicherverwaltung gearbeitet, die durch den noch immer nicht integrierten Speichercontroller einen Flaschenhals der Intel-Architekturen darstellt. Wie das Unternehmen auf dem IDF aber wieder einmal erklärte, will es an der Trennung von CPU und Northbridge festhalten, um den PC-Herstellern flexible Kombinationen zu ermöglichen und schneller auf neue Speichertechnologien reagieren zu können. Damit der Speicher trotzdem effektiver genutzt wird, will Intel das vorausschauende Laden, den Prefetch, bei seiner neuen Architektur verbessern.

Diese Informationen waren vielen Pressevertretern jedoch nicht genug, so dass im Anschluss an das Mega-Briefing hartnäckig nachgefragt wurde – bis dann Intels Chef der Mobility Group, David Perlmutter, der Geduldsfaden riss. Man habe soeben alles mitgeteilt, was man mitzuteilen habe, und wenn man mehr zu sagen hätte, würde man das die Anwesenden schon wissen lassen, wies der Intel-Manager die Journalisten zurecht.

Im Gespräch mit Golem.de erwies sich anschließend Perlmutters Pendant bei der "Digital Enterprise Group", der für Unternehmenstechnologien zuständige Stephen L. Smith, als etwas umgänglicher. Er betonte, die neue Architektur stelle einen Mix aus Netburst und dem Banias-Design dar und sei deshalb noch etwas schwer zu fassen. Netburst, vor allem in Verbindung mit 64-Bit-Fähigkeiten immer mehr zu erweitern, hätte den Strombedarf weiter in die Höhe getrieben.

Daher habe man für die neue Architektur zuerst den für Intel ungewohnt niedrigen Rahmen einer typischen Leistungsaufnahme von nicht mehr als 65 Watt festgelegt und sich dann überlegt, welche Funktionen damit in der ersten Generation zu realisieren sind. HyperThreading sei diesen Überlegungen als Erstes zum Opfer gefallen. Zwar schließe man eine spätere Implementierung nicht aus, Merom, Conroe und Woodcrest kämen jedoch ohne HyperThreading auf den Markt.

Stattdessen will Intel die neuen Funktionen wie die bisher als Vanderpool bekannte Virtualisierungstechnik, das Sicherheitskonzept LaGrande und die schon im Prescott befindliche Stromspartechnik Geyserville bei den neuen CPUs vom Start weg unterstützen.

Noch mehr Strom als bisher sollen die Prozessoren durch eine neue Version des Strained Silicon sparen, zudem habe man die gerade beim Prescott kritischen Leckströme nun besser im Griff. Darüber hinaus setzt Intel im neuen Design jetzt unterschiedlich schnell schaltende Transistoren ein – die schnellsten und stromhungrigsten nur da, wo es unbedingt nötig ist.

Da unbestätigten Informationen zufolge die neue Architektur nur mit etwas mehr als 2 GHz pro Core starten soll, ist deren Leistung bei älteren Single-Threaded-Anwendungen vorerst zumindest zweifelhaft. Stephen L. Smith meinte darauf voller Zuversicht, Intel werde auch weiterhin "marktführende Single-Core-Leistung" liefern. Da auch schon der heutige Pentium M Takt für Takt weit effizienter als der Pentium 4 ist, erscheint das realistisch – wenn sich denn die versprochenen neuen Features für eine bessere spekulative Ausführung und den schnelleren Speicherzugriff nur genügend auswirken.

Insgesamt erscheint Intels neues Design nach heutigem Stand mehr als eine Erweiterung der Banias-Architektur um einige der noch für den Pentium 4 versprochenen Funktionen denn als komplett neue Entwicklung. Dafür spricht auch das Fehlen von HyperThreading. Diese Mehrfach-Verwendung von Funktionseinheiten ist nämlich nur bei einer extrem langen Pipe wie beim Pentium 4 wirklich nützlich. Eine Architektur wie der Banias, auf dem auch noch Yonah und Merom aufbauen werden, würde dadurch eher ausgebremst, da sie mit dem Konzept "Micro-Ops Fusion" die Befehle der Anwendungen ohnehin in neue Mikro-Instruktionen zusammenfasst. Damit entsteht im Prozessor eine neue Struktur des Codes, die sich kaum noch besser auf die Funktionseinheiten verteilen lässt, sei die Anwendung auch noch so gut in Threads aufgeteilt.

Doch noch darf man zwei weitere IDFs lang um die neuen Prozessoren rätseln. Immerhin hat Intel nun, über ein Jahr vor der Markteinführung, schon mehr zum neuen Design preisgegeben als ein Jahr vor dem Start des Pentium 4. So viel, dass der neue Pentium M "Yonah" nun unbedingt pünktlich Anfang 2006 kommen muss, damit nicht einige Notebook-Hersteller diesen nur noch als Zwischenschritt anzusehenden Prozessor schlicht ignorieren. [von Nico Ernst]