65-Nanometer-ASICs von IBM
Zum einen handelt es sich um einen ASIC mit besonders niedrigem Stromverbrauch (Cu-65LP), der sich speziell an den Wireless-, Mobil- und Consumer-Electronics-Markt richtet. Im Vergleich mit dem vorherigen 90-nm-ASIC von IBM sollen die Fließströme hier um mehr als 95 Prozent reduziert worden sein, so dass sich der Chip besonders für batteriegetriebene oder wärmeempfindliche Umgebungen eignet.
Der Zweite im Bunde ist ein Hochleistungs-ASIC (Cu-65HP) für hochfrequente Anwendungen mit großem Leistungsbedarf wie Netzwerk, Kommunikation, Data-Processing und Speichernetzwerken. Dieser Chip soll im Vergleich zum Vorgängerprodukt im 90-nm-Design eine bis zu 20 Prozent höhere Leistung bieten.
Der stromsparende Cu-65LP soll im zweiten Quartal 2005 erhältlich sein, der Hochleistungschip (Cu-65HP) später. Große Stückzahlen sollen aber erst ab 2007 produziert werden. Es stehen unterschiedliche Funktionen zur Verfügung, darunter verschiedene I/O-Familien, Embedded SRAM und DRAM, verschiedene Kerne wie SerDes und PowerPC sowie die verschiedensten Gehäuse. Dabei arbeitet IBM mit ARM zusammen.