Zum Hauptinhalt Zur Navigation Zur Suche

Infineon fertigt DRAM in 90-Nanometer-Technik

Kleine Halbleiterstrukturen sollen Herstellungskosten senken. Infineon hat mit der Serienfertigung von DRAMs mit 90-Nanometer-Prozess-Strukturen auf 300-mm-Wafern im Halbleiterwerk in Dresden begonnen. Die 90-Nanometer-Technik wurde gemeinsam mit der Nanya Technology Corporation (NTC) im Dresdner Forschungszentrum von Infineon entwickelt.
/ Jens Ihlenfeld
Kommentare News folgen (öffnet im neuen Fenster)

Erste Speicherprodukte wurden bereits erfolgreich von beiden Unternehmen bei wichtigen Kunden qualifiziert und von Intel validiert. Infineon ist damit der zweite DRAM-Hersteller, der 90-Nanometer-Technik in Serienproduktion einsetzt. Ende Mai 2005 waren etwa fünf Prozent der gesamten DRAM-Kapazitäten von 110 Nanometer auf 90 Nanometer umgestellt. Derzeit ist der Transfer der Technik zu Inotera Memories, dem in Taiwan ansässigen Fertigungs-Joint-Venture von Infineon und Nanya, im Gange.

Die kleineren Chipstrukturen erhöhen die Anzahl der Chips pro Wafer im Vergleich zur 110-Nanometer-Technik um mehr als 30 Prozent. Die Produktivitätssteigerung durch die kleineren Chipstrukturen und der Einsatz von 300-mm-Wafern sollen so zu einer wesentlichen Verringerung der Produktionskosten pro Chip führen.

Die strategische Entwicklungspartnerschaft von Infineon und Nanya umfasst auch den nächsten Technologieschritt mit 70-nm-Strukturen.

Neben den damit einhergehenden Kostenvorteilen ist der Übergang auf kleinere Prozess-Strukturen laut Infineon auch die Voraussetzung für schnelle und stromsparende DDR2- und DDR3-SDRAMs in einer zunehmend mobilen Welt. Derzeit wird allerdings nur ein 512-MBit-DDR-SDRAM in der neuen Prozesstechnik gefertigt, in der zweiten Jahreshälfte 2005 sollen dann auch 512-MBit-DDR2-SDRAMs folgen, später auch 256-MBit-DDR2- und 1-GBit-DDR2-Speicher.


Relevante Themen