Cell: Neun Prozessorkerne und Bandbreiten bis 100 GByte/s

IBM, Sony und Toshiba enthüllen weitere Details zum Cell-Prozessor. Auf der International Solid State Circuits Conference (ISSCC) haben IBM, Sony und Toshiba wie angekündigt weitere Details zum neuen Cell-Prozessor veröffentlicht. Der Multi-Core-Prozessor mit 64-Bit-Prozessorkern auf Basis der Power-Architektur und acht "synergetischen Prozessorkernen" läuft derzeit mit bis zu 4 GHz und soll Intel das Fürchten lehren. Er bildet auch das Herz von Sonys kommender Spielekonsole PlayStation 3.

7. Februar 2005 um 20:41 Uhr / Jens Ihlenfeld

Die Multi-Core-Architektur des Cell soll besonders schnelle Antworten ermöglichen. Er soll je nach Anwendungsgebiet bis zu zehnmal schneller reagieren als aktuelle PC-Prozessoren; insbesondere Anwendungen mit hohem Bandbreitenbedarf würden davon profitieren, so die Partner. Der Chip soll dabei mehrere Betriebssysteme gleichzeitig unterstützen, so dass beispielsweise Linux zusammen mit einem Echtzeit-Betriebssystem für Spiele sowie Gastbetriebssysteme für spezifische Anwendungen simultan laufen kann.

Der 64-Bit-Prozessorkern kann Aufgaben gezielt an einen der acht "synergetischen Prozessorkerne" delegieren, um so insgesamt bis zu zehn Operationen gleichzeitig ausführen zu können. Beim Speicherinterface setzen IBM, Sony und Toshiba auf XDR und FlexIO von Rambus. Damit soll der Chip mit Bandbreiten von bis zu 100 GByte pro Sekunde angebunden werden. Rund 90 Prozent der Signal-Pins des Prozessors sollen allein für diese Anbindung verwendet werden.

Die acht "synergetischen Prozessorkerne" (SPUs) verfügen jeweils über ein 128-Bit-Register mit 128 Einträgen und 256 KByte lokalen Speicher. Hinzu kommt ein 64-Bit-Kern auf Basis der Power-Architektur mit VMX und einem Dual-Thread-SMT, ähnlich Intels HyperThreading. Insgesamt verfügt der Chip dabei über 2,5 MByte Cache, davon entfallen 512 KByte auf den L2-Cache und 8 x 256 KByte auf die SPUs.

Die Fließkommaleistung des Cell-Chips soll sich durch Anpassung der SPUs variieren lassen. Die einzelnen SPUs basieren dabei auf einer RISC-Architektur, die SIMD-Operationen unterstützt und auf einen lokalen Speicher zurückgreifen kann. Die SPUs lassen sich zudem für Sicherheitsfunktionen nutzen.

Zudem verfügt der Chip über einen schnellen Interconnect-Bus für Elemente von 96 Byte pro Taktzuyklus, Funktionen zur Ressourcen-Allokation (für Bandbreiten-Management) und Locking-Caches (über Replacement Management Tables). Dank seiner Virtualisierungsfunktionen soll der Chip Echtzeitverarbeitung für mehrere simultan laufende Betriebssysteme bieten. Auch ein automatisches Power-Management wurde integriert.

Die Prototypen des Cell-Chips messen etwa 221 Quadratmillimeter und bringen 234 Millionen Transistoren unter. Sie laufen derzeit im Labor mit Taktfrequenzen von bis zu 4 GHz. Gefertigt wird der Chip in 90-Nanometer-Technik mit Silicon-On-Insulator-Technik (SOI), entwickelt wird er seit März 2001 von einem Team aus Ingenieuren von IBM, Sony und Toshiba in Austin (Texas). Auch das IBM-Entwicklungszentrum in Böblingen ist maßgeblich an der Entwicklung von Cell beteiligt und trägt die Verantwortung für zentrale Funktionskerne im Prozessordesign.

Die Pilot-Produktion des Cell-Prozessors soll voraussichtlich noch 2005 in der 300-mm-Chip-Wafer-Fabrik von IBM in East Fishkill im Staat New York beginnen. Die Chips sollen dann in Unterhaltungselektronik, Spielekonsolen und Workstations zum Einsatz kommen.