Cell: Neun Prozessorkerne und Bandbreiten bis 100 GByte/s

Die Fließkommaleistung des Cell-Chips soll sich durch Anpassung der SPUs variieren lassen. Die einzelnen SPUs basieren dabei auf einer RISC-Architektur, die SIMD-Operationen unterstützt und auf einen lokalen Speicher zurückgreifen kann. Die SPUs lassen sich zudem für Sicherheitsfunktionen nutzen.

Zudem verfügt der Chip über einen schnellen Interconnect-Bus für Elemente von 96 Byte pro Taktzuyklus, Funktionen zur Ressourcen-Allokation (für Bandbreiten-Management) und Locking-Caches (über Replacement Management Tables). Dank seiner Virtualisierungsfunktionen soll der Chip Echtzeitverarbeitung für mehrere simultan laufende Betriebssysteme bieten. Auch ein automatisches Power-Management wurde integriert.

Die Prototypen des Cell-Chips messen etwa 221 Quadratmillimeter und bringen 234 Millionen Transistoren unter. Sie laufen derzeit im Labor mit Taktfrequenzen von bis zu 4 GHz. Gefertigt wird der Chip in 90-Nanometer-Technik mit Silicon-On-Insulator-Technik (SOI), entwickelt wird er seit März 2001 von einem Team aus Ingenieuren von IBM, Sony und Toshiba in Austin (Texas). Auch das IBM-Entwicklungszentrum in Böblingen ist maßgeblich an der Entwicklung von Cell beteiligt und trägt die Verantwortung für zentrale Funktionskerne im Prozessordesign.

Die Pilot-Produktion des Cell-Prozessors soll voraussichtlich noch 2005 in der 300-mm-Chip-Wafer-Fabrik von IBM in East Fishkill im Staat New York beginnen. Die Chips sollen dann in Unterhaltungselektronik, Spielekonsolen und Workstations zum Einsatz kommen.