Infineon zeigt DRAM-Prozess für 70 Nanometer
Ein DRAM-Baustein, der unter anderem in PCs als Arbeitsspeicher zum Einsatz kommt, ist im Endeffekt nichts weiter als eine Gatter-Anordnung von zahlreichen Kondensatoren. Jeder soll seine Ladung möglichst lange halten können, um die zeit- und stromraubenden Refresh-Zyklen zu minimieren.
Auf einem Silizium-Halbleiter werden diese Kondensatoren vor allem in zwei Bauformen hergestellt. Infineon bevorzugt den "Trench-Kondensator" (trench, engl. "Graben"), bei dem ein Kanal in das Silizium gebracht wird, der dann den Ladungstunnel des Kondensators darstellt. Andere Hersteller wie Samsung bevorzugen die "Stacked"-Bauweise, bei welcher der Kondensator vertikal auf dem Silizium konstruiert wird.
Bei immer kleineren Strukturbreiten wird auch bei DRAMs die Isolierung durch einen Nichtleiter, das Dielektrikum, kritisch. Intel hatte ja mit seinen 90-nm-Prozessoren massive Probleme durch Leckströme und konnte den Stromhunger des Prescott-Kerns erst im aktuellen E0-Stepping um bis zu 20 Prozent reduzieren. Bei DRAMs ist der Innovationsdruck noch höher, da immer mehr Zellen auf weniger Raum bei nach Möglichkeit sinkenden Kosten gefordert sind. Der Preisdruck auf dem Speichermarkt ist enorm und führte schon zu .
Unter neuer Führung distanziert sich Infineon nun von solchen Praktiken und demonstriert eine neue Offenheit. So zeigte das Unternehmen beim International Electron Devices Meeting (IEDM) der Ingenieursvereinigung IEEE in San Francisco vom 13. bis 15. Dezember 2004 seinen Fertigungsprozess für DRAMs mit 70 Nanometern Strukturbreite. Aktuell fertigt Infineon seine Bausteine mit 110 nm. Um die Strukturbreite zu verkleinern, hat Infineon seine Kondensatoren auf ein Länge/Breite-Verhältnis von 75:1 auseinander gezogen. Damit der Speicher dabei seine Ladung noch hält, ist er erstmals in der Serie mit einem so genannten "Low-k-Dielektrikum", einem besonders guten Nichtleiter, isoliert. Infineon verwendet dazu Aluminiumoxid (Al2O3). Damit die Ladung in dem langen Kondensator nicht die Platten durchschlägt, wurde die Kondensatorfläche mit kugelförmigen Siliziumablagerungen, den "hemispherical silicon grains", elektrisch vergrößert, ohne mehr Raum einzunehmen.
Wann Infineon die Serienfertigung in 70 Nanometern Strukturbreite auf 300-Millimeter-Wafern aufnehmen will, gab das Unternehmen noch nicht bekannt. Gemessen an anderen Unternehmen, die an solchen Strukturbreiten arbeiten, ist jedoch frühestens Ende 2005 damit zu rechnen. [von Nico Ernst]