Strained Germanium soll Transistorleistung verdreifachen

Neue Technik lässt sich mit CMOS-Herstellung kombinieren. Mit einer neuen Technik will IBM die Leistung von Transistoren in Halbleitern verdreifachen. Die Technik namens "Strained Germanium" soll in Chips mit Strukturgrößen von 32 Nanometer und weniger zum Einsatz kommen. Dabei ist die Technik laut IBM kompatibel zur konventionellen CMOS-Technik, die bei der Herstellung von Chips zum Einsatz kommt.

7. Dezember 2004 um 09:31 Uhr / Jens Ihlenfeld

Ähnlich wie "Strained Silicon" soll auch "Strained Germanium" die Mobilität, also die Transportfähigkeit der Ladungen in den Chips, verbessern, gegenüber "Strained Silicon" soll die neue Technik aber deutliche Vorteile haben. Allerdings konnte "Strained Germanium" bislang nicht mit konventionellen Herstellungstechniken kombiniert werden, was IBM nun ermöglichen will.

So will IBM die Leistung von Chips steigern, auch ohne die Strukturgrößen zu verkleinern, was zunehmend schwieriger wird. Da das Germanium nur in den kritischen Bereichen des Chips zum Einsatz kommt, sollen negative Seiteneffekte vermieden werden können. Details zu der neuen Technik will IBM auf dem kommenden International Electron Devices Meeting (IEDM) in San Francisco vorstellen.