IDF: 32-Nanometer-Chips ab 2009?
Bereits durch die Umstellung auf 65-Nanometer-Strukturen erhofft sich Intel deutliche Leistungssteigerungen. So soll neben Nickel Silicid, das geringere Gate-Widerstände verspricht, eine verbesserte Version von "Strained Silicon" zum Einsatz kommen, das Intel in einer ersten Version bereits in seinen aktuellen 90-Nanometer-Prozessoren einsetzt. Das Design der Transistoren will Intel dabei nicht groß verändern, allein die Verwendung einer zweiten Strained-Silicon-Generation soll für eine rund 30 Prozent höhere Leistung sorgen.
Aber auch die Leckströme will Intel mit dem neuen Herstellungsprozess besser in den Griff bekommen und so den Stromverbrauch der Chips senken. Intel spricht von einer Senkung der Leckströme auf ein Viertel im Vergleich zu den 90-Nanometer-Prozessoren. Zudem will Intel die Gate-Kapazität um 20 Prozent senken, wodurch der Stromverbrauch der Chips weiter gesenkt werden soll. Insgesamt soll die Schaltgeschwindigkeit der Transistoren um rund 40 Prozent gesteigert werden.
Mit extrem kleinen SRAM-Zellen, die sechs Transistoren auf nur 0,57 Quadratmikrometer unterbringen, will Intel große Caches mit geringem Stromverbrauch ermöglichen. Zudem sollen "Schlaf-Transistoren" zum Einsatz kommen, die gezielt Bereiche des Chips abschalten können, sofern diese nicht benötigt werden. Auch das soll den Stromverbrauch der Chips senken.
Aber auch über 2005 hinaus will Intel die Strukturgrößen seiner Chips alle zwei Jahre verkleinern. Nach 65 Nanometer und einer Gate-Länge von 35 Nanometer 2005 stehen 45 Nanometer und Gatelängen von 25 Nanometer für 2007 auf Intels Roadmap. 2009 will Intel die Strukturen dann auf 32 Nanometer bei einer Gate-Länge von 18 Nanometer senken.