VIAs C3 wird Dual-Prozessor-fähig - bald Umstieg auf 90 nm
Basierten die im Januar 2003 eingeführten C3-Prozessoren noch auf dem Nehemiah-Kern C5XL, so trägt der überarbeitete Nehemiah-Kern die Modellbezeichnung C5P. Wie bereits beim Eden-N sind auch C3 und Antaur mit Nehemiah-C5P-Kern bis zu einer Taktrate von 1 GHz bei nur 7 Watt Abwärme passiv und somit geräuschlos kühlbar. Bei 1,2 GHz steigt die Abwärme auf 12 Watt, was immer noch niedrig ist, aber Lüfterkühlung oder eine aufwendigere und somit teure Passivkühlung erfordert. VIA sieht eine C5P-Taktung bis 1,4 GHz (21 Watt) vor, während der C5XL es bisher maximal auf 1,2 GHz geschafft hat.
Der C5P verfügt über eine verbesserte "PadLock"-Verschlüsselungseinheit: Anstelle von einem finden sich nun zwei per x86-Befehl auslesbare Zufallszahlengeneratoren (Random Number Generator, RNG) und eine "Advanced Cryptography Engine" (ACE) im Prozessor-Kern. Damit können kryptografische Berechnungen für sichere E-Mails, persönliche Dateien, Online-Transaktionen und Netzwerke – inklusive 802.11g WLAN – vom Prozessor übernommen werden. PadLock ACE verschlüsselt VIA zufolge auf einem 1-GHz-VIA-Eden-N-Prozessor mit bis zu 12,5 Gigabits pro Sekunde (Gbps), was mehr als achtmal schneller sein soll als die beste Software-AES-Anwendung auf einem 3-GHz-Intel-Pentium-4-System (ca. 1,5 Gpbs).
Mit einer von 52 auf 47 qmm geschrumpften Die-Größe ist der C5P-Kern etwas kleiner als der C5XL, da die Transistorzahl durch eine "Handoptimierung" des Chip-Designs um 0,5 Prozent von 20,5 auf 20,4 Millionen sowie die benötigte Fläche für Logik-Gatter um 7 Prozent verringert werden konnte. Trotz der Konzentration auf verringerten Energiebedarf konnte man – wie die 1,4 GHz zeigen – dennoch die Taktraten steigern. Abstriche gab es allerdings auch: Anstelle eines 4fach- gibt es nur noch einen 2fach-Assoziativ-Cache, was sich nur minimal auswirkt, verspricht VIA.
Nachdem der Nehemiah schon seit der Einführung als "in naher Zukunft" Dual-Prozessor-tauglich beschrieben wurde, ist er es ab dem C5P endlich – zumindest das Foto eines Mini-ITXBoard-Prototypen mit zwei C5P-Prozessoren zeigte VIA schon auf dem Microprocessor Forum. Neu ist auch, dass der Nehemiah nun offiziell auch einen 200-MHz-Systembus unterstützt, wozu allerdings entsprechende VIA-Chipsätze wie der bereits zur Computex angekündigte VIA CM400 (Desktop + Grafik) oder der CN400 (Notebook+Grafik) nötig sind.
Auch den jüngsten Nehemiah-Kern, der anderen Herstellern bereits als Muster zur Verfügung gestellt und noch Ende 2003 in Serie gefertigt wird, fertigt TSMC in 130-nm-Technik. Bis Ende 2003 soll es zudem eine Low-k-Version des C5P geben, der dank einer besseren Isolierung der Leiterbahnen mit weiter verringertem Energiebedarf und weniger Abwärme aufwartet.
Den Wechsel auf 90-nm-Fertigung will VIA mit dem C5I, Codename "Esther", schaffen. Dessen Chip-Design soll bis zum 1. Quartal 2004 abgeschlossen sein ("Tape Out"). Der etwa 30 qmm große Esther soll bei gleicher Taktrate nur die Hälfte der Energie eines Nehemiah C5P benötigen – und dabei Taktraten bis 2 GHz bewältigen. Der neu entwickelte Chip-Kern wird laut VIA nicht nur um Unterstützung für Intels mit dem Pentium 4 eingeführten Multimedia-Befehlssatz SSE2, sondern auch mit einer um SHA-1 erweiterten Padlock-Engine und nicht nur mit einem VIA-, sondern auch mit einem Pentium-M-Bus aufwarten. So könnten Pentium-M-basierte Notebook-Designs in Zukunft auch mit einer Esther-CPU ausgestattet werden. Damit scheint VIA mit der Esther-Einführung dem an seine Grenzen stoßenden Pentium-III-Bus den Rücken zuzukehren. Die Nutzung des Pentium-M-Bus ist VIA möglich, da Intel und VIA nun das gute Dutzend an international ausgefochtenen Rechtsstreitigkeiten beigelegt haben.
VIA hat auf dem Microprocessor Forum zudem seine Fokussierung auf tragbare PCs mit den Antaur-Prozessoren und x86-basierte Embedded-Systeme mit den Eden-Produkten bekräftigt. Kompakte Desktop-PCs stehen hingegen nicht im Rampenlicht von VIA, auch wenn diese durch die C3-Serie ermöglicht werden.