Toshiba entwickelt erstes Embedded-DRAM auf SOI-Wafer

Silicon-on-Insulator-Technik erstmals für Embedded-DRAM eingesetzt

Toshiba hat die Entwicklung einer funktionstüchtigen Speicherzellen-Technik für Embedded-DRAMs angekündigt, bei deren Fertigung Silicon-on-Insulator-(SOI-)Wafer eingesetzt werden. Ab 2006 soll die Massenfertigung entsprechender Speicher für Netzwerk-Anwendungen erfolgen.

Artikel veröffentlicht am 13. Juni 2003, 11:31 Uhr, Christian Klaß

Das erstmals für Embedded-DRAMs eingesetzte Silizium-Substrat senkt durch eine hauchdünne Isolationsschicht (1/1.000stel der Dicke eines menschlichen Haars) zwischen der kristallenen Silizium-Schicht und dem Silizium-Grundsubstrat ungewünschten Energiefluss. Das Resultat ist nicht nur ein niedrigerer Stromverbrauch, sondern auch höhere Arbeitsgeschwindigkeit der Transistoren.

Die übliche DRAM-Zellenstruktur musste für die SOI-Wafer angepasst werden - zumal die SOI-Charakteristiken die üblicherweise in DRAM-Zellen genutzen Kondensatoren zur Datenspeicherung unnötig machten. Die neue Speicherzellen-Technik hat Toshiba als "floating body cell" (FBC) bezeichnet, sie soll in Embedded DRAM System-LSIs der 45-Nanometer-Generation genutzt werden. Um Kompatibilität zu bisherigen LSI-Systemen zu wahren, wird zudem mit dem "poly-Si plug" eine Pufferschicht aus Poly-Silizium an den Kontaktbereichen der Speicherzelle geformt.

Bisher hat Toshiba einen 96-kbit-Speicher produziert, um die Praxistauglichkeit der erweiterten Zellenstruktur mit den für Embedded-DRAM-Systeme benötigten Charakteristiken zu beweisen. Die experimentelle 96-kbit-Zelle soll in allen Bits funktioniert und eine Zugriffsrate von 36 ns erzielt haben. Die Tests haben Toshiba zufolge gezeigt, dass die Technik in System-LSIs mit integrierten DRAM-Zellen mit einer Kapazität von einem Megabit und mehr eingesetzt werden kann.

Toshiba demonstrierte seine SOI-Embedded-DRAM-Technik erstmals am 11. und 12. Juni 2003 auf dem VLSI Symposium im japanischen Kyoto.