Infineon: Muster von 512-Mbit-DDR2-SDRAMs verfügbar
Infineon hat mit der Bemusterung von 512-Mbit-DDR2-SDRAMs (zweite Double-Data-Rate-Generation) begonnen. Diese Speicher zielen auf die nächste Generation von Servern, Workstations, High-end-PCs sowie -Notebooks und bieten Datenraten von 400, 533 und 667 Mbit/s. Darauf aufbauende Speichermodule mit beispielsweise 533-Mbit/s-Chips bieten eine Daten-Bandbreite von 4,3 GBytes/s.
Die JEDEC-kompatiblen 512-Mbit-DDR2-Chips werden auf Basis der 110-nm-DRAM-Prozesstechnik von Infineon gefertigt. Die neuen DRAMs sind in den Organisationen x4 , x8 und x16 verfügbar. Infineon geht davon aus, dass die DDR2-Komponenten ab 2004 in entsprechenden Systemen eingesetzt werden.
Zudem stellte Infineon erste Muster von 1-GByte-DDR-SO-DIMMs für Notebooks zur Verfügung. Die 1-GB-Speichermodule sind aus acht 1-Gbit-Komponenten aufgebaut, die wiederum zwei 512-Mbit-ICs in einem einzigen Gehäuse nutzen. Diese Gehäusetechnik ermöglicht die Bereitstellung von 1-Gbit-DDR-I-Komponenten gemäß dem JEDEC-PC2100-Format. Das Modul hat eine 200-polige Steckverbindung, arbeitet mit 2,5 V und ist als 2 Bank 128 Mbit x 64 organisiert.
Entwicklungsmuster der PC2100-Module sind für 900,- US-Dollar erhältlich. Eine PC2700-kompatible Version des 1-GB-Moduls soll ab dem 2. Quartal 2003 verfügbar sein.
Infineon hat außerdem seine bisher aus 128- und 256-Mbit-Chips bestehende Mobile-RAM-Familie um Speicher-ICs mit 512 Mbit Kapazität erweitert. Mit jeweils um rund 50 Prozent kleineren Abmessungen und geringerer Leistungsaufnahme als konventionelle DRAMs sind die Mobile-RAMs prädestiniert für Speicherapplikationen in Handheld-Geräten wie PDAs, Smart-Phones, Web-Pads oder digitalen Kameras. Die Mobile-RAMs arbeiten mit 2,5 V – im Vergleich zu 3,3 V bei Standard-DRAMs – während die Leistungsaufnahme durch spezielle Power-Management-Funktionsmerkmale weiter reduziert wird. Die 512-Mbit-Mobile-RAMs sind in Muster-Stückzahlen zu einem Einzelpreis von 40 US-Dollar erhältlich.
Die vorgestellten RLDRAMs (Reduced Latency DRAMs) mit 256 Mbit sind jetzt in Produktionsstückzahlen verfügbar. Damit können Entwickler von Netzwerksystemen mit Datenraten von 10 bis 40 Gbit/s (OC-192 und OC-768) ihre Systeme für die Pufferung der Datenpakete, IP-Adressierung und schnelle Cache-Applikationen optimieren. Die RLDRAMs ermöglichen einen Random-Zugriff mit Zykluszeiten (Reihe) von nur 25 ns. Damit sind sie eine preiswerte Alternative zu SRAMs.
Infineon hat zu guter Letzt mit der Auslieferung der ersten Muster eines vollintegrierten HF-Tansceivers (IC PMB5698) für W-CDMA/UMTS an ausgewählte Kunden begonnen. Der Chip wurde für den Einsatz in mobilen W-CDMA- und UMTS/GSM-Applikationen gemäß 3GPP entwickelt. Mit seiner sehr geringen Stromaufnahme soll er zur weiteren Erhöhung der Betriebs- und Stand-by-Zeiten von neuen 3G-Mobiltelefonen beitragen. Die hochintegrierte Single-Chip-Lösung soll das Design von mobilen Applikationen im Hinblick auf die benötigten Bauelemente und den Platzbedarf gegenüber konventionellen separaten Sender/Empfänger-Implementierungen erheblich erleichtern. Der Chip ist in einem 50-poligen (0,5 mm Pin-Raster) P-VQFN-Gehäuse untergebracht. Infineon hat mit der Bemusterung seiner Kundenbasis begonnen. Die Volumenfertigung ist für die zweite Jahreshälfte 2003 geplant.