Intel kündigt PCI-Express-Produktpläne an
Die PCI-Express-Architektur – ehemals als 3GIO (3rd Generation I/O) bezeichnet – ist ein serieller standardisierter Bus mit wenig Pins, der sich in allen Gehäuseformfaktoren vom Handheld bis zum Server nutzen lassen und somit die Kosten niedrig halten soll. Die Busbreite kann von einer bis zu 32 Lanes (Leitungspaar zwischen Sender und Empfänger) variieren.
Die Bandbreiten für die I/O-Interconnects sollen anfangs bei 2,5 GBit pro Sekunde liegen, sich aber später auf ein Vielfaches steigern lassen. Möglich wären etwa 19,1 GB/s mit 32 Lanes bei 2,5 GHz, so Intel. Intel erwartet, dass PCI Express in den nächsten zehn Jahren den PCI-Bus auf Grund des allgemein steigenden Bandbreitenbedarfs für 10-GHz-CPUs, schnelle 3D-Grafikchips, 1- und 10-Gigabit-Ethernet- und Breitbandanwendungen ersetzen wird.
PCI Express und der parallele PCI-X-Bus, dessen 2.0-Spezifikation ebenfalls im Juli 2002 von dem Normierungsgremium PCI-SIG verabschiedet wurde, sollen hingegen koexistieren.
Zudem hat Intel Pläne für ein PCI-Express-Interoperabiltäts-Testcenter und einen webbasierten PCI-Express-Lösungskatalog angekündigt. Das Testcenter soll ab Juni 2003 für Hardwarehersteller nutzbar sein und testen, ob deren Entwicklungen mit Intel-Prozessoren, Chipsets und Plattformen zusammenarbeiten. Der PCI Express Solutions Catalog wird auf dem Intel Developer Network betrieben und stellt Entwicklern Informationen über PCI-Express-Technologien vor.
- Anzeige Hier geht es zu Intel-Prozessoren bei Alternate Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.