Intel spezifiziert schnelleres, stabileres DDR-266-SDRAM
Engere Spezifikationen für Speicherbaustein-Hersteller vorgelegt
Kaum hat Intel seine Zusammenarbeit mit Rambus vertraglich neu geregelt, zeigt der Prozessorhersteller mehr Engagement für die günstigen DDR-SDRAM-Bausteine. Zwar hat Intel noch keinen entsprechenden Chipsatz fertig, doch dafür bereits eine erste Spezifikation für schnellere DDR266-SDRAM-Bausteine.
Laut "Intel DDR 266 JEDEC Specification Addendum Rev 0.9" müssen diese 2 Taktzyklen Wartezeit (2 x 7,5 ns=15 ns) bei den RAS-to-CAS-Delays und der RAS Precharge Time schaffen, bei einer CAS Latency von 2. Die bereits vom Industrie-Konsortium JEDEC definierten DDR266A und DDR266B dürfen sich hingegen 3 Taktzyklen Wartezeit (insges. 20 ns) für die RAS-to-CAS-Delays und die RAS Precharge Time lassen.
Wie groß der Geschwindigkeitsunterschied zu Speicherbausteinen nach der im Juni 2000 festgelegten JEDEC-Spezifikation ist, muss sich noch zeigen. Auf jeden Fall versucht Intel mit der engeren und somit genaueren Spezifikation den Weg für stabilere, kompatiblere und kosteneffektivere DDR-Speicherlösungen zu ebnen, als es die "JEDEC DDR SDRAM Specification Rev 0.9" schafft. Intel will seine Erweiterung auf künftige JEDEC-Spezifikationen anpassen.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
