IBM stellt fortschrittliche Chip-Fertigungstechnik vor

Erste Chips mit CMOS-9S-Technologie ab Anfang 2001. IBM vereinigt mit seiner neuen CMOS 9S getauften Technologie erstmals Kupferverdrahtung, Silicon-on-Insulator (SOI) Transistors und die verbesserten "Low-k Delectric"-Isolierungen in Schaltkreisen mit 0,13 Mikron.

12. Dezember 2000 um 10:40 Uhr / Jens Ihlenfeld

Die kleineren Strukturen und verbesserten Materialien sollen für mehr Leistung der einzelnen Chips sorgen. Dabei ist CMOS 9S auf die Fertigung komplexer Chips mit mehreren hundert Millionen Transistoren optimiert.

Die Technologie soll so die bisher kleinste SRAM-Speicherzelle mit nur 2,16 Quadratmikron ermöglichen, die direkt auf einem Chip untergebracht werden kann.

CMOS 9S sei die bis dato einzige 0,13-Mikron-Technologie, die von SOI profitieren kann und somit eine um etwa 35 Prozent höhere Performance der Transistoren erreichen soll.

Kombiniert mit bis zu neun Lagen von Kupferverdrahtungen sollen sich entsprechende Chips durch höhere Performance bei geringerem Stromverbrauch auszeichnen. In diese Richtung geht auch IBMs "Low-k Dielectric"-Isolation. Hierbei werden Millionen von Kupferschaltkreisen voneinander isoliert, um elektrische Interferenzen zu vermindern.