IBM kündigt Prozessoren mit 3,3 bis 4,5 GHz an
Interlocked Pipelined CMOS Technologie sorgt für mehr Speed
IBM meldet einen Durchbruch in der Chiptechnologie und will durch experimentelle Hochgeschwindigkeitsschaltkreise die Taktraten der Chips um ein Fünffaches gegenüber einem aktuellen Pentium III steigern. Auf der International Solid-State Circuits Conference kündigte IBM die neue Chipfamilie an, die mit Taktraten von 3,3 bis 4,5
Das neue Design verwendet dabei herkömmliche Silizium-Transistoren, hat aber einen deutlich geringeren Stromverbrauch, der ungefähr bei der Hälfte aktueller Chips liegen soll. Das eigentlich Neue an dem Design ist jedoch die "Interlocked Pipelined CMOS" (IPCMOS)-getaufte Technologie. Der Schlüssel liegt dabei in einer verteilten "Clock"-Funktion.
Normalerweise gibt eine zentrale "Clock" die Geschwindigkeit der Schaltkreise vor, die die verschiedenen Operationen synchronisiert. Die "Clock" wartet, bis alle Operationen auf einem Chip beendet sind, bevor der nächste Zyklus beginnt. Damit hängt die Geschwindigkeit des Chips von der langsamsten Operation ab.
Um nun die Geschwindigkeit zu erhöhen, haben die IBM-Forscher die "Clock" dezentralisiert. Lokal "Clocks" geben nun den Takt für kleine Teilabschnitte von Schaltkreisen an. Daraus ergeben sich, so die IBM-Forscher, zwei entscheidende Vorteile:
- Geschwindigkeit: Schnellere Teilabschnitte von Halbleitern können mit höherer Taktfrequenz laufen, ohne auf langsamere zu warten.
- Energie: Die verteilten IPCMOS "Clocks" senden nur lokale Signale, wenn Operationen beendet sind, zentralisierte senden Signale an den gesamten Chip. Die Synchronisation kann bis zu 2/3 der gesamten Stromaufnahme des Chips ausmachen.
Bis sich IBMs IPCMOS-Technologie in marktreifen Produkten wiederfindet, werden allerdings noch einige Jahre vergehen.
