Nanostore Der Server, der in einem Chipwürfel steckt

HP arbeitet weiter an seinem ehrgeizigen Konzept des Nanostore: Prozessor, Memristor und Vernetzung sollen in einem Chipwürfel untergebracht werden. In drei Jahren könnte das für Server vorgesehene Konzept marktreif sein.

"Green clouds and black swans" - so lautete der Titel der Keynote-Ansprache von HP-Forscher Partha Ranganathan auf dem Server Design Summit in Santa Clara. Während das Streben nach geringer Leistungsaufnahme für das Cloud Computing noch selbsterklärend ist, spielte Ranganathan mit dem zweiten Teil des Titels auf das Induktionsproblem an. Dabei geht es um Logik anhand der Annahme, es gäbe keine schwarzen Schwäne.

Etwas, das noch nicht bekannt ist - wie der schwarze Schwan im Induktionsproblem - ist auch der Baustein, den Hewlett-Packard erforschen will: der Nanostore. In Form eines dreidimensionalen Chipstapels sollen dabei Prozessoren, Speicher und die grundlegende Vernetzung der Nanostores untereinander vereint werden. Als Ersatz für das DRAM schlägt HP natürlich den hauseigenen Memristor vor.

Wie Ranganathan EETimes sagte, soll das nicht nur Vorteile bei der Leistungsaufnahme bringen. Vor allem der Speicher steckt seiner Meinung nach in einer Sackgasse. Nach seinen Beobachtungen hat sich die Dichte des RAMs von früher 60 Prozent mehr im Jahr auf nun 25 Prozent reduziert, und schnellere Technologie kommt auch ins Stocken. DDR3-SDRAM hat sich inzwischen auch bei Servern durchgesetzt, basiert aber auf Techniken aus dem Jahr 2007.

Mehr Performance pro Watt

Der HP-Forscher hält den Nanostore für eine mögliche Lösung: "Der 3D-Stapel ist nicht nur für traditionelle Workloads, sondern auch für neue Workloads offen, was alles verändert und das Potenzial für ein hundert Mal besseres Verhältnis von Rechenleistung zu Leistungsaufnahme hat".

Vieles, was bisher bei PC-artigen Serverdesigns mehrfach vorhanden ist, soll der Nanostore einsparen. So sind die Stromversorgungen für Prozessoren, Speicher und Vernetzung nur noch einmal vorhanden, und zwar für jeden 3D-Stapel gesondert. Untereinander und auch mit anderen Geräten können die Stapel über ein Mesh-Netzwerk kommunizieren. Als Prozessoren kommen kleine ARM- oder Atom-Kerne zum Einsatz.

In rund drei Jahren, so Ranganathan, könnte die Technik einsatzbereit sein. HP verfolgt das Konzept schon länger, Details sind in einem PDF zum Thema von Ranganathan nachzulesen, das bereits im Januar 2011 veröffentlicht wurde.