GPU-Programme parallelisieren sich selbst

Als zweite Neuerung gibt es "Dynamic Parallelism". Damit kann die GPU mehr eigene Kernels und Threads in ihrem Speicher starten, um Verschachtelungen aufzulösen. Diese "nested loops" machten bisher immer wieder die Mithilfe der CPU nötig, zum Beispiel durch die Cuda-Treiber. Nested Loops lassen sich nicht immer vermeiden, etwa wenn gezielt mehrere Berechnungen von ihren Ergebnissen untereinander abhängig sind.

Die GPU kann das nun ohne Zutun der CPU erledigen und die Verschachtelungen selbst auflösen. Dabei muss sich aber, wie Nvidia später erklärte, der Programmierer selbst um den immer knappen GPU-Speicher kümmern. Die neuen Kernels und Threads, die dynamisch gestartet werden, können so weit anwachsen, dass die GPU Daten in den Hauptspeicher per PCIe auslagern muss - das System wird langsamer. Das gilt es zu erkennen und einzugreifen, von sich aus soll Cuda dabei keine Fehler melden, sondern weiterrechnen.

Nvidia-Chef Jen-Hsun Huang eröffnet die GTC.

Als dritten, besonders wichtigen Baustein für GK110 nannte Jen-Hsun Huang die Streaming Multiprocessor, SM, wie Nvidia seine SIMD-Einheiten aus mehreren Cuda-Cores nennt. Bisher war ein SM bei Fermi aus 32 Rechenwerken aufgebaut, nun sind es 192. Das war dem Unternehmen gleich die neue Bezeichnung SMX wert. Im Endeffekt ist das aber auch schon bei den Spiele-Keplers so, hier sind ebenfalls mehr Rechenwerke unter einem Kontrollprozessor zusammengefasst, was den Verwaltungsaufwand der SMs untereinander reduziert.

Bis zu 15 SMX-Einheiten soll GK110 besitzen, wie Nvidias Supercomputerexperte Sumit Gupta nach der Vorstellung der Architektur in einem Roundtablegespräch sagte. Das ergibt 2.880 Rechenwerke, fast doppelt so viele wie die 1.536 Cuda-Cores des aktuellen GK104. Das gilt aber noch nicht für die Karte Tesla K20, die Jen-Hsun Huang zuvor auf einem Bild zeigte. Hier sollen es Gupta zufolge nur 13 oder 14 SMX sein, also 2.496 oder 2.688 Rechenwerke.

Genau wollten sich mehrere Nvidia-Mitarbeiter nicht festlegen, was auch für die Leistungsaufnahme der Beschleunigerkarten gilt. Für den kleineren Tesla K10, der noch im Mai 2011 ausgeliefert werden soll, gelten 225 bis 250 Watt TDP. Den genauen Wert, so betonte Sumit Gupta, legen die Hersteller der Geräte fest.

Auch zum Speicherausbau ist noch nicht das letzte Wort gesprochen. "Wir werden so viel Speicher hinter den 384-Bit-Bus klemmen, wie uns die DRAM-Industrie bereitstellen kann. Wie viel das sein wird? Wenn es 8 GByte sind, wird auch das schnell zu klein sein. Es gibt einfach nie genug Speicher", sagte Huang.

In einem Punkt ist sich der Nvidia-Chef aber bereits sicher: "Ich habe gestern Abend nochmal nachgesehen: Das ist der komplexeste Chip, der in Serie hergestellt wird. Auf Platz zwei kommt dann ein FPGA von Xilinx mit 6,8 Milliarden Transistoren. Dann folgen viele GPUs, und die komplexeste CPU ist ein Westmere von Intel mit 2,5 Milliarden Transistoren." Dafür hatte sich Huang vermutlich am Eintrag 'Transistor Count' der englischen Wikipedia orientiert.

Wieder einmal sind die Pläne des Unternehmens, das schon oft sehr große Chips mit entsprechenden Problemen bei der Fertigungsausbeute entwickelt hat, sehr ehrgeizig. Ob sie aufgehen, soll sich im vierten Quartal 2012 zeigen, dann wird der GK110 auf der Karte Tesla K20 ausgeliefert. Nur damit gibt es die hier beschriebenen neuen Funktionen, die früher verfügbare K10 kann damit noch nicht aufwarten.