IBM Power8: Bandbreiten-Monster steuert bis zu 1 TByte RAM an
Der Power8 bindet acht Memory-Buffer-Chips als L4-Cache an. (Bild: IBM)

IBM Power8 Bandbreiten-Monster steuert bis zu 1 TByte RAM an

IBM hat auf der Konferenz "Hot Chips 25" seinen Power8-Prozessor vorgestellt. Der 12-Kern-Chip bietet rasend schnelle Caches und bindet zudem noch 128 MByte externes EDRAM an. Die Leistung soll doppelt so hoch liegen wie beim Power7+.

Anzeige

Mit dem Power8 hat IBM ein Jahr nach dem Power7+ dessen Nachfolger vorgestellt, der ursprüngliche Power7 erschien bereits 2010. Der neue Chip misst satte 650 mm², den externen EDRAM nicht mitgezählt. Möglich wird ein solches Monster durch IBMs 22-Nanometer-SOI-Fertigung in der Chipfabrik in East Fishkill, New York. Der Power7+ wurde noch in 32 nm produziert, der Power7 in 45 nm.

  • Der Power8 bietet zwölf Kerne mit je 512 KByte L2 und dazu insgesamt 96 MByte L3-Cache. (Bild: IBM/Screenshot: Golem.de)
  • Jede Recheneinheit kann mittels Simultaneous Multithreading acht Threads abarbeiten. (Bild: IBM/Screenshot: Golem.de)
  • Acht EDRAM-Blöcke mit zusammen 128 MByte dienen als externer L4-Cache. (Bild: IBM/Screenshot: Golem.de)
  • Peripherie wird per PCI-Express 3.0 angebunden. (Bild: IBM/Screenshot: Golem.de)
  • Der Power8 im Vergleich zu früheren Power-Prozessoren (Bild: IBM/Screenshot: Golem.de)
  • Gegenüber dem Power7+ soll der Power8 teilweise mehr als doppelt so flott rechnen. (Bild: IBM/Screenshot: Golem.de)
Der Power8 bietet zwölf Kerne mit je 512 KByte L2 und dazu insgesamt 96 MByte L3-Cache. (Bild: IBM/Screenshot: Golem.de)

Die gleich zwölf Kerne des Power8, von denen jeder per Simultaneous Multithreading acht Threads ausführen kann, greifen auf jeweils 512 KByte L2-Cache zurück. Weiterhin teilen sich die Recheneinheiten 96 MByte L3-Cache und obendrauf kommen noch einmal 128 MByte Embedded-DRAM. Letzerer Speicher ist als L4-Cache organisiert und wird mittels acht Memory-Buffer-Chips ermöglicht, der Speichercontroller bindet zudem mittels 32 Kanälen bis zu 1 TByte DDR3-1600-RAM an.

Doppelte Leistung, FIVRs und PCI-E 3.0 ab 2014

Damit die Daten schnell genug ankommen, schaufeln die Kerne ihre Daten aus dem L2-Cache mit 256 GByte pro Sekunde heran und schreiben sie mit 64 GB/s zurück. Der L3-Puffer arbeitet in beide Richtungen mit 128 GB/s und der L4-Cache liest ebenso flott, schreiben kann er mit 64 GB/s. Die 32 Kanäle mit DDR3-1600-Geschwindigkeit erlauben zusammen 410 GB/s, dauerhaft soll der Power8 immerhin noch 230 GByte pro Sekunde schaffen.

Die enorme Datentransferrate erlaubt es dem IBM-Chip zusammen mit seinen zwölf Kernen, die Leistung gegenüber dem Power7+ mit seinen nur acht Recheneinheiten je nach Anwendung mehr als zu verdoppeln - Singlethread ist er immerhin um den Faktor 1,6 flotter. Taktfrequenzen gibt der Hersteller hierbei nicht an, ein Hinweis in der Präsentation lässt aber auf 4 GHz schließen. Der Power7+ kommt auf bis zu 4,4 GHz.

Neben der reinen Rechenleistung sind beim Power8 vor allem die einzelnen Spannungsregler pro CPU-Kern bemerkenswert. Etwas Ähnliches bietet derzeit nur Intels Haswell, hier versorgt ein Regler aber neben den x86-Einheiten noch die GPU sowie den L3-Cache und den System Agent. Daher spricht Intel von FIVRs, also Fully Integrated Voltage Regulators.

Wie beim Mitbewerber bindet der Power8 Peripherie per PCI-Express 3.0 und bis zu 16 Lanes an, auch Transactional Memory wird unterstützt. Erste Chips sollen kommendes Jahr ausgeliefert werden, zu Preis und TDP schweigt IBM bisher.


H-D-F 07. Okt 2013

Hier gehts eher um RISC

George99 29. Aug 2013

w s &#948...

Kommentieren



Anzeige

  1. Entwicklungsingenieur (m/w) Software
    EBE Elektro-Bau-Elemente GmbH, Leinfelden-Echterdingen bei Stuttgart
  2. Manager (m/w) Softwareentwicklung
    WTS Group AG Steuerberatungsgesellschaft, Erlangen (Raum Nürnberg)
  3. Teamleiter Java Softwareentwicklung (m/w)
    über HRM CONSULTING GmbH, Berlin
  4. Projektleiter Software Standardisierung (m/w) Schwerpunkt Fördertechnik
    Dürr Systems GmbH, Bietigheim-Bissingen

 

Detailsuche


Folgen Sie uns
       


  1. Illegales Streaming

    Razzien gegen Betreiber von Kinox.to

  2. Android 4.4.2

    Kitkat-Update für Motorola Razr HD wird verteilt

  3. Galaxy Note 4

    4,5 Millionen verkaufte Geräte in einem Monat

  4. Archos 50 Diamond

    LTE-Smartphone mit Full-HD-Display für 200 Euro

  5. Test Dreamfall Chapters Book One

    Neue Episode von The Longest Journey

  6. iPad Air 2 im Test

    Toll, aber kein Muss

  7. Nocomentator

    Filterkiste blendet Sportkommentare aus

  8. Gameworks

    Nvidia rollt den Rasen aus

  9. Rolling-Release

    Opensuse Factory und Tumbleweed werden zusammengeführt

  10. Project Ara

    Google will nicht nur das Smartphone neu erfinden



Haben wir etwas übersehen?

E-Mail an news@golem.de



Aquabook 3: Das wassergekühlte Gaming-Notebook
Aquabook 3
Das wassergekühlte Gaming-Notebook
  1. Nepton 120XL und 240M Cooler Master macht Wasserkühlungen leiser
  2. DCMM 2014 Wenn PC-Gehäuse zu Kunstwerken werden

Hoverboard: Schweben wie Marty McFly
Hoverboard
Schweben wie Marty McFly
  1. Design-Fahrzeuge U-Bahnen in London sollen autonom fahren
  2. Fahrassistenzsystem Volvos virtueller Lkw-Beifahrer soll Unfälle verhindern
  3. Computergrafik US-Forscher modellieren Gesichter in Videos dreidimensional

Merkel auf IT-Gipfel: Netzneutralität wird erst im Glasfasernetz wichtig
Merkel auf IT-Gipfel
Netzneutralität wird erst im Glasfasernetz wichtig
  1. Digitale Verwaltung 2020 E-Mail soll Briefe und Amtsbesuche ersetzen
  2. Digitale Agenda Ein Papier, das alle enttäuscht
  3. Webmail Web.de kritisiert langsame De-Mail-Einführung der Regierung

    •  / 
    Zum Artikel