Abo
  • Services:
Anzeige
Broadwell-Chips mit 14-nm-FinFET-Technik
Broadwell-Chips mit 14-nm-FinFET-Technik (Bild: Intel)

Fertigungstechnik: Der 14-Nanometer-Schwindel

Broadwell-Chips mit 14-nm-FinFET-Technik
Broadwell-Chips mit 14-nm-FinFET-Technik (Bild: Intel)

Wenn Chiphersteller wie Globalfoundries, Intel, Samsung und TSMC von 14-Nanometer-Technik sprechen, meinen sie oft nicht dasselbe. Daher unterscheiden sich die Prozesse vor allem bei der Leistung und Entwicklungsgeschwindigkeit. Das nutzt insbesondere Apple aus.

Anzeige

Wer hat den Kleinsten? Ganz klar Intel - denn Globalfoundries, Samsung und TSMC fertigen zwar ihre Transistoren in einem ähnlichen Verfahren, die restlichen Strukturen aber sind deutlich größer als bei Intel. Rein auf dem Papier sind sie bei 14 und 16 Nanometern angekommen, diese Angaben stehen aber schlicht in der Tradition der sich alle paar Jahre halbierenden Nodes.

Mit realen Längen oder Maßen wie der Gate-Länge auf Chipebene haben Bezeichnungen wie 14 Nanometer schon seit Jahren nichts mehr zu tun. So sagte Intels William Holt, Leiter der Halbleiterfertigung, zu Broadwell: "Da ist wirklich nichts dran, was 14 Nanometer groß ist." 14 Nanometer sind also nicht viel mehr als Marketing, wenn auch mit einem historischen Hintergrund.

Auf der International Solid State Circuits Conference 2015 (ISSCC) spricht Intel dieses Thema an und vergleicht die eigene Fertigungstechnik mit der Konkurrenz. Genauer gesagt führt der Hersteller auf, wo sich seine 14- und 22-Nanometer-FinFET-Prozesse verglichen mit dem 14-Nanometer-FinFET-Verfahren der Kooperation von Globalfoundries und Samsung sowie der 16-Nanometer-FinFET-Technik von TSMC einordnen.

  • Mit 14 nm sieht sich Intel vor der Konkurrenz und deren 14nm-/16nm-Prozessen, pickt sich aber die Werte etwas heraus. (Bild: Intel)
  • Vergleich der Transistor- und Interconnect-Abstände; bei Samsung ist 14 nm LPE statt LPP und bei TSMC 16FF statt 16FF+ angegeben. (Bild: Intel)
  • Globalfoundries/Samsung bieten 14 nm als LPP und LPE an; hinter 28 nm Custom verbirgt sich 28 nm SHP für Kaveri und Carrizo. (Bild: Globalfoundries)
  • Erste SRAM-Zelle mit 0,0500 µm² (Bild: Intel)
  • Die Kosten pro mm² steigen, die pro Transistor sinken. (Bild: Intel)
  • Die nahe Zukunft gehört Die-Stacking, vertikal wie horizontal. (Bild: Intel)
  • Der verworfene 14XM-Prozess fertigt wie 14nmFinFET und 16FF nur die Transistoren in 14nm. (Bild: Globalfoundries)
  • Intel plant 10 nm noch ohne EUV. (Bild: Intel)
Vergleich der Transistor- und Interconnect-Abstände; bei Samsung ist 14 nm LPE statt LPP und bei TSMC 16FF statt 16FF+ angegeben. (Bild: Intel)

Der Abstand eines Gates zum nächsten und der Abstand der Interconnects auf Metal-Layer-Ebene sind bei Intels 14-Nanometer-FinFET-Verfahren geringer. Somit ist die Pack-Dichte der Transistoren sowie der ESRAM-Zellen der Caches pro Quadratmillimeter höher, was simplifiziert weniger Leckströme im Prozessor und niedrigere Kosten für Intel bedeuten, da mehr Chips aus einem Wafer gewonnen werden können.

  • Mit 14 nm sieht sich Intel vor der Konkurrenz und deren 14nm-/16nm-Prozessen, pickt sich aber die Werte etwas heraus. (Bild: Intel)
  • Vergleich der Transistor- und Interconnect-Abstände; bei Samsung ist 14 nm LPE statt LPP und bei TSMC 16FF statt 16FF+ angegeben. (Bild: Intel)
  • Globalfoundries/Samsung bieten 14 nm als LPP und LPE an; hinter 28 nm Custom verbirgt sich 28 nm SHP für Kaveri und Carrizo. (Bild: Globalfoundries)
  • Erste SRAM-Zelle mit 0,0500 µm² (Bild: Intel)
  • Die Kosten pro mm² steigen, die pro Transistor sinken. (Bild: Intel)
  • Die nahe Zukunft gehört Die-Stacking, vertikal wie horizontal. (Bild: Intel)
  • Der verworfene 14XM-Prozess fertigt wie 14nmFinFET und 16FF nur die Transistoren in 14nm. (Bild: Globalfoundries)
  • Intel plant 10 nm noch ohne EUV. (Bild: Intel)
Globalfoundries/Samsung bieten 14 nm als LPP und LPE an; hinter 28 nm Custom verbirgt sich 28 nm SHP für Kaveri und Carrizo. (Bild: Globalfoundries)

Allerdings trickst Intel beim Vergleich: So muss Samsungs 14-nm-LPE-Prozess (Low Power Early) statt des etwas besseren LPP-Pendants (Low Power Plus) herhalten und somit stehen in der Tabelle 84 statt 78 nm Gate-Abstand. Zudem ignoriert Intel TSMCs 16FF+ und führt die Werte für 16FF auf - der Gate Pitch würde ansonsten bei 78 statt 90 nm liegen.

Intel wiederum gibt Werte für den P1272-Prozess an, also die CPU-Variante des 14-nm-FinFET-Verfahrens. Das P1273 für Systems-on-a-Chip wie Cherry Trail dürfte etwas besser sein und kleinere Gate Pitches bieten.

Kleine Strukturen - aber nicht überall 

eye home zur Startseite
Fotobar 10. Apr 2015

+1, ebenso.

derdiedas 25. Feb 2015

Nivea hat Ihre Creme geshrinkt? Wo gibt es den die GTX 260 Creme???

QDOS 24. Feb 2015

Warum sollte das ein Thema für die Zukunft sein?! Dass dein Gesülze Als All-Aussage...

Der mit dem Blubb 24. Feb 2015

Das Gesetz sagt nichts über die Strukturgröße aus - und es gilt nach wie vor.

AllDayPiano 24. Feb 2015

Jupp, das Thema ist uralt. Das hatten wir sogar schon im Studium vor gut zwei Jahren in...



Anzeige

Stellenmarkt
  1. IAV GmbH - Ingenieurgesellschaft Auto und Verkehr, Gifhorn
  2. Worldline GmbH, Aachen
  3. Robert Bosch GmbH, Crailsheim
  4. T-Systems International GmbH, Bonn, Berlin


Anzeige
Spiele-Angebote
  1. 299,00€
  2. 24,96€

Folgen Sie uns
       

Anzeige
Whitepaper
  1. Tipps für IT-Engagement in Fernost
  2. Das datengetriebene Unternehmen in der Data Economy


  1. Teilzeitarbeit

    Amazon probiert 30-Stunden-Woche aus

  2. Archos

    Neues Smartphone mit Fingerabdrucksensor für 150 Euro

  3. Sicherheit

    Operas Server wurden angegriffen

  4. Maru

    Quellcode von Desktop-Android als Open Source verfügbar

  5. Linux

    Kernel-Sicherheitsinitiative wächst "langsam aber stetig"

  6. VR-Handschuh

    Dexta Robotics' Exoskelett für Motion Capturing

  7. Dragonfly 44

    Eine Galaxie fast ganz aus dunkler Materie

  8. Gigabit-Breitband

    Google Fiber soll Alphabet zu teuer sein

  9. Google-Steuer

    EU-Kommission plädiert für europäisches Leistungsschutzrecht

  10. Code-Gründer Thomas Bachem

    "Wir wollen weg vom Frontalunterricht"



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Next Gen Memory: So soll der Speicher der nahen Zukunft aussehen
Next Gen Memory
So soll der Speicher der nahen Zukunft aussehen
  1. Arbeitsspeicher DDR5 nähert sich langsam der Marktreife
  2. SK Hynix HBM2-Stacks mit 4 GByte ab dem dritten Quartal verfügbar
  3. Arbeitsspeicher Crucial liefert erste NVDIMMs mit DDR4 aus

Wiper Blitz 2.0 im Test: Kein spießiges Rasenmähen mehr am Samstag (Teil 2)
Wiper Blitz 2.0 im Test
Kein spießiges Rasenmähen mehr am Samstag (Teil 2)
  1. Softrobotik Oktopus-Roboter wird mit Gas angetrieben
  2. Warenzustellung Schweizer Post testet autonome Lieferroboter
  3. Lockheed Martin Roboter Spider repariert Luftschiffe

8K- und VR-Bilder in Rio 2016: Wenn Olympia zur virtuellen Realität wird
8K- und VR-Bilder in Rio 2016
Wenn Olympia zur virtuellen Realität wird
  1. 400 MBit/s Telefónica und Huawei starten erstes deutsches 4.5G-Netz
  2. Medienanstalten Analoge TV-Verbreitung bindet hohe Netzkapazitäten
  3. Mehr Programme Vodafone Kabel muss Preise für HD-Einspeisung senken

  1. Re: Man kann Google nicht zwingen, für die...

    unbuntu | 16:51

  2. Re: Google muss von den Verlagen entlöhnt werden...

    unbuntu | 16:49

  3. Re: Was? Kann doch gar nicht sein.

    pythoneer | 16:49

  4. Re: Wer nicht Telegram nutzt

    unbuntu | 16:47

  5. Re: WC`ehn müsste Linux mittelfristg (ab 2020)

    unbuntu | 16:45


  1. 15:59

  2. 15:18

  3. 13:51

  4. 12:59

  5. 15:33

  6. 15:17

  7. 14:29

  8. 12:57


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel