Piledriver sucht Daten schneller

Wie schon bei den Trinity-APUs für Desktops kommen bei Vishera neue CPU-Kerne namens Piledriver zum Einsatz. Sie sind eine leicht erweiterte Version der Bulldozer-Architektur, die mit Modulen statt streng getrennten Cores arbeitet. Weiterhin teilen sich also zwei Integer-Einheiten einen Funktionsblock aus FPU und SSE-Einheiten.

Die größte Herausforderung bei diesem "shared frontend" ist es, die Arbeit schnell und gleichmäßig auf die Funktionseinheiten zu verteilen, wie AMDs Chefarchitekt Mike Goddard im Gespräch mit Golem.de betonte. Daher haben die Entwickler bei Vishera auch am Frontend und dem L1-Cache angesetzt, genauer: dem TLB.

Schnellere Single-Threads und gute Skalierung mit Kernen (Messungen: PCGH)

Dieser "translation lookaside buffer", der AMD schon einmal große Probleme bereitet hatte, wurde bei Vishera für die L1-Caches vergrößert - um wie viele Einträge, verriet Mike Goddard auch auf Nachfragen nicht. Der TLB setzt die virtuellen Adressen im Inneren der CPU in die physikalischen im Hauptspeicher um, indem er in einer sehr schnellen Pufferschaltung Tabellen dafür führt.

Goddard zufolge stellte sich der TLB für die L1-Caches als eines der wichtigsten Elemente der Bulldozer-Architektur heraus, weil sich damit zeitraubende Speicherzugriffe besonders gut abfangen lassen. Wenn Daten nicht im L1-Cache vorhanden sind und aus dem L2-Cache geholt werden müssen, vergehen dem Entwickler zufolge bei Bulldozer dabei bis zu 20 Takte.

Die Aufgabe, so Goddard, ist es also, "die zu erledigende Arbeit schnell zu finden". Nicht nur der L1-TLB wurde dazu überarbeitet, sondern auch die Load/Store-Einheiten und die Prefetcher. Sie besitzen nun nahezu direkte Anbindungen an den Hauptspeicher, so dass sie den TLB entlasten können, um die als Nächstes benötigten Daten zu finden.

Mike Goddard zufolge ergaben sich diese Änderungen aus Erfahrungen mit Supercomputern. Die dort eingesetzten Programme arbeiten mit sehr großen Datenstrukturen, die in Dutzenden von Gigabyte RAM pro Kern stark verteilt liegen können. Die Wahrscheinlichkeit, dass die gerade wichtigen Informationen in den Caches liegen, sinkt dadurch. Also war es AMDs Ziel, über das Frontend der Piledriver-Kerne die Zugriffe auf den Hauptspeicher so weit wie möglich zu reduzieren, indem schon vor dem Laden in die Caches abgeschätzt wird, ob die richtigen Daten übertragen werden.

Anwender von typischen Desktopanwendungen profitieren davon ebenfalls. Laut Mike Goddard ist die bessere Verwaltung des L1-Caches dafür verantwortlich, dass Piledriver gegenüber Bulldozer bei Single-Thread-Anwendungen pro Takt 10 bis 15 Prozent schneller arbeiten kann, was unsere Benchmarks von AMDs FX-8350 in Zusammenarbeit mit PC Games Hardware auch bestätigen. Diese Befehle pro Takt (IPC) sind eine Schwäche der AMD-Designs, Intel liegt hier seit Jahren vorne. Mit Piledriver soll der Abstand nun verkürzt werden.