3DS Memory Micron und Jedec wollen Stacked DRAM standardisieren

Um größere und schnellere Speicherbausteine herzustellen, will Micron sie mit Die-Stapeln bauen, dem Stacked DRAM. Das ist bisher eine exotische Bauform, sie soll aber nun mit dem Gremium Jedec zum Standard werden.

"Three dimensional stacking", kurz 3DS, heißt Microns Vorschlag für den Bau von künftigen Speicherbausteinen. Dabei werden mehrere Speicherchips in ihrer losen Form, den Dies, übereinandergestapelt. Die Idee ist nicht neu und wird auch für Phase Change Memory erforscht.

Micron will aber nicht nur gleichförmige Dies übereinandermontieren, sondern auch das Problem der Ansteuerung lösen. Würden nur herkömmliche Dies gestapelt, bräuchte jedes Die eigene Datenleitungen, Taktgeber und Stromversorgung. Das soll bei 3DS nicht nötig sein, weil pro Stapel nur das Master-Die damit versorgt wird. Dieser Chip soll dann die anderen Slave-Dies kontrollieren.

Das bedingt allerdings auch ein neues Bussystem, das zudem schneller werden soll. Bisher gehen Speichercontroller von beispielsweise einem x86-Prozessor nicht davon aus, dass am Ende des Busses eigene Logik sitzt, die Speicherzugriffe verwaltet.

Daher arbeitet Micron laut eigener Aussage mit "seinen Jedec-Partnern" zusammen, um 3DS vielleicht zu einem Standard zu machen. Das Gremium Jedec wacht über die Speicherstandards, alle namhaften DRAM- und Flash-Hersteller und auch Unternehmen wie AMD, Intel und Nvidia sind darin vertreten - wer die Idee des 3DS bisher unterstützt, gab Micron aber noch nicht an.

32-GByte-3DS auf Xeon-Mainboard

Immerhin konnte das Unternehmen aber bereits ein Load-Reduced DIMM (LRDIMM) mit 32 GByte in 3DS-Bauweise vorführen. Auf dem Modul sitzen 32 Chipstapel, die aus je einem Master- und Slave-Die zusammengesetzt sind. Jedes der Dies fasst dabei 4 Gigabit, die Chips stammen aus Microns eigener 42-Nanometer-Fertigung.

Das Testmodul führt Micron dabei auf einem Xeon-Mainboard mit zwei Sockeln für Intels Sandy-Bridge-CPUs vor. Offenbar ist die Belegung der Kontakte eines 3DS-Moduls also mit bisherigen DDR3-DIMMs kompatibel. In seiner Vorführung zeigt Micron vor allem, dass die Zugriffe auf die einzelnen Ranks des Moduls zeitlich nahe beieinanderliegen können. Das wäre ein Schritt zur Verkürzung der Latenzen bei Speicherzugriffen.

Micron-Partner Intel arbeitet an einer ähnlichen Technik für größere Speichermodule, die der CPU-Hersteller nun mit taiwanischen Wissenschaftlern erforscht. Dieses Hybrid Memory Cube (HMC) genannte Konzept arbeitet ebenfalls mit Chipstapeln und eigenen Datenleitungen. Inwieweit sich 3DS und HMC ergänzen oder ob es sich sogar um die gleiche Technik handelt, haben weder Intel noch Micron bisher verraten.