DRAM

Samsung liefert Muster von Speichermodulen mit Chipstapeln

Nach über drei Jahren Entwicklungszeit wird die Technik der "Through Silicon Vias" (TSV) allmählich serienreif. Samsung liefert jetzt erste Muster von Registered-DIMMs aus, bei denen einzelne DRAM-Chips direkt verbunden sind. 2011 sollen die TSVs in Serie gehen.

Samsung hat erklärt, dass das Unternehmen bereits kleine Stückzahlen eines 8-GByte-Moduls herstellt, bei dem auf jedem Montageplatz eines Chips zwei 40-Nanometer-DRAMs übereinandersitzen. Diese sind nicht wie bei früheren Ansätzen mit feinen Drähten miteinander verbunden, sondern durch Löcher in den Chips, die mit Kupfer gefüllt werden.

Das Kupfer bildet dabei die sogenannten Vias, mit denen auch bei einem einzelnen Chip die Schichten des Bausteins, auch Layer genannt, aneinander angeschlossen werden. Bei den "Through Silicon Vias" werden die Layer nicht nur durch ein Die, sondern durch mehrere Chips miteinander verbunden. Die Löcher werden bereits bei der Produktion der Wafer angebracht, die Vias dann danach ebenfalls auf den vollständigen Siliziumscheiben. Erst danach werden die einzelnen Dies voneinander getrennt.

Diese Art des Chipstapels spart nicht nur Platz, sondern dient durch die Wärmeleitfähigkeiten des Kupfers auch für eine Verbesserung der thermischen Eigenschaften. Die im Vergleich zu Drähten kürzeren Verbindungen ermöglichen zudem geringere Spannungen, so dass Samsung die TSV-Bausteine auch als Teil seines "Green DDR3"-Programms führt oder nach der Bauform als "3D-Memory" bezeichnet. Zur Leistungsaufnahme machte das Unternehmen aber noch keine Angaben, ebenso wie zu den Preisen.

Samsung sieht die TSV-DIMMs für Server vor, daher gibt es sie bisher auch nur als Registered- oder Buffered-Module. Erste Muster werden jetzt ausgeliefert, in Serie sollen die Speicher Mitte 2011 gehen. Im Jahr 2012 sollen sich die gestapelten Chips dann vor allem bei Servern durchsetzen.

Die TSVs hatten neben Samsung auch Intel und IBM entwickelt, sie sehen die Technik auch als Möglichkeit für die Verknüpfung von DRAM und Logikbausteinen. Solche Bauarten - aber noch ohne TSVs - sind heute schon bei hoch integrierten Bausteinen wie dem A4-Prozessor in Apples iPad üblich.