IBM entwickelt SRAM-Speicherzelle in 22-Nanometer-Technik

Bislang kleinste SRAM-Zelle hat eine Fläche von nur 0,1 Quadratmikrometer

Zusammen mit AMD, Freescale, STMicroelectronics, Toshiba und dem College of Nanoscale Science and Engineering (CNSE) hat IBM eine funktionsfähige SRAM-Zelle für die Fertigung in 22-Nanometer-Technik vorgestellt.

SRAM-Chips (Static Random access Memory) bilden die Vorstufe von komplexeren Einheiten wie Mikroprozessoren. Die SRAM-Zelle basiert dabei auf einem konventionellen 6-Transistor-Design und hat eine Fläche von 0,1 Quadratmikrometer. Damit unterschreitet die Zelle laut IBM alle bisherigen SRAM-Größengrenzen.

Die 22-Nanometer-Technik wird voraussichtlich erst in zwei Chipgenerationen zum Einsatz kommen. IBM arbeitet zusammen mit seinen Partnern gerade an der Entwicklung der 32-nm-High-K-Metal-Gate-Technik. Erste Chips mit der 32-Nanometer-Technik sollen ab dem dritten Quartal 2008 ausgeliefert werden.

Normalerweise wird die Verkleinerung eines SRAM-Chips durch die Verkleinerung der zentralen Baueinheit erreicht, die oft auch als Zelle bezeichnet wird. Forscher der Gruppe um die IBM-Allianz haben das SRAM-Zellen-Design und das umgebende Schaltkreislayout optimiert, um die Stabilität zu verbessern. Zusätzlich haben sie verschiedene neue Herstellungsprozesse entwickelt, die den Weg für die neue SRAM-Zelle ebnen sollen. Die Forscher haben dabei High-NA-Immersionslithographie verwendet, um die Patterndimensionen und -dichten zu übertragen, und die Einzelteile dann in der 300-mm-Halbleiter-Forschungsumgebung gefertigt.

Bei der Herstellung der kleinen SRAM-Zelle kommen High-K-Metal-Gate-Stacks, Transistoren mit weniger als 25 nm Gatelänge, dünne Abstandhalter, neuartige Co-Implantate, verbesserte Aktivierungstechniken, sehr dünne Silizide und speziell bearbeitete Kupferkontakte zum Einsatz. Weitere Details zu der Technik will IBM im Rahmen des jährlichen IEEE International Electron Devices (IEDM) Meetings in San Francisco vom 15. bis zum 17. Dezember 2008 verraten.