Erster Ausblick auf Intels 22-Nanometer-CPUs

Folien des IDF Fall 2008 bereits aufgetaucht

Das "Intel Developer Forum", das in der kommenden Woche in San Francisco stattfindet, wirft schon seit einigen Tagen seine Schatten voraus - und nun auch noch seine Folien. So ist auf einer französischen Seite eine angebliche IDF-Präsentation aufgetaucht, welche Intels Prozessorpläne bis ins Jahr 2012 verrät.

Derzeit verkauft Intel Prozessoren in den Strukturbreiten 65 und 45 Nanometer, die nächsten Schritte sind Verkleinerungen auf erst 32 und dann 22 Nanometer. Da der Chipgigant sich schon mit der Core-Architektur Mitte 2006 die Strategie des "Tick Tock" verordnet hatte, lässt sich die Roadmap recht zuverlässig vorhersagen. Mit "Tick" wird eine neue Strukturbreite auf Basis eines bereits bestehenden CPU-Designs eingeführt, mit "Tock" dann spätestens zwei Jahre danach eine neue Architektur auf den Markt gebracht.

Laut Intels bisherigen offiziellen Angaben kommt nach dem noch 2008 erwarteten "Nehalem" als neue Architektur im Jahr 2010 das Design "Sandy Bridge" auf den Markt, das früher unter dem Codenamen "Gesher" geführt wurde. Sandy Bridge, und davor der Nehalem-Shrink "Westmere", sollen in 32 Nanometern Strukturbreite hergestellt werden. Noch nicht bekannt war, wie Intel auch mit 22-Nanometer-Prozessen das Tick-Tock-System streng einhalten will.

Auf der französischen Webseite Canardplus ist nun aber eine Präsentation aufgetaucht, die vom nächsten IDF stammen soll. Den Folien ist zu entnehmen, dass nach Sandy Bridge im Jahr 2011 dessen Verkleinerung auf 22 Nanometern als "Ivy Bridge" erscheinen soll. 2012 ist dann die neue Architektur "Haswell" geplant.

Haswell soll aus acht Kernen auf einem Die bestehen und ein noch nicht näher bezeichnetes Cache-Design besitzen. Zusätzlich will Intel wie schon mit den Befehlen 'Compare' und 'Jump' in der Core-Architektur nun auch "Multiply" und "Add" zu einer Instruktion zusammenfassen. Multiply-Add-Schleifen werden bei allen Rechenwerken, auch bei Grafikprozessoren, gerne zur Angabe der theoretischen Rechenleistung in FLOPS benutzt. Intel bezeichnet die neue Funktion als "Fused Multiply Add" oder "FMA".

Noch konkreter sind die Vorabinformationen zu Sandy Bridge, also der nächsten neuen Architektur nach Nehalem. Jeder der acht Kerne auf einem Die soll über 512 KByte L2-Cache verfügen, zusätzlich gibt es noch einen L3-Cache von 16 MByte. Intel kann sich diese sehr großen Caches erlauben, da die Strukturbreiten im Tick-Tock-Modell stetig verkleinert werden.

Während sich die nun aufgetauchten Folien vor allem mit den CPU-Architekturen beschäftigen, geht daraus noch nicht hervor, wie Intel die mit Nehalem schon angekündigten Grafikfunktionen im Prozessor realisieren will. Die ersten Nehalems alias "Core i7" kommen noch ohne Grafikkerne auf den Markt, und selbst zu den Mitte 2009 erwarteten Mainstream-Nehalems mit Grafik sind die Informationen noch spärlich. Hier sind erste konkrete Informationen in der kommenden Woche aus San Francisco zu erwarten.