Quad-Cores für 4-Socket-Server: Intels Xeon 7300 "Tigerton"

Marktstart für den Konkurrenten für AMDs Barcelona

Intel hat Wort gehalten: Wenige Tage bevor AMD mit seinem neuen Opteron "Barcelona" punkten kann, legt Intel mit neuen Quad-Cores für Multiprozessor-Umgebungen die Messlatte noch etwas höher. Die Serie "Xeon 7300" beansprucht den Weltrekord bei einigen Standard-Benchmarks für x86-Server mit vier Prozessorsockeln. Dafür waren jedoch einige Klimmzüge nötig.

Der Prozessor der neuen Vier-Sockel-Plattform war schon seit über einem Jahr unter dem Namen "Tigerton" in Intels Roadmaps zu finden, und wie beim Prozessor-Riesen üblich, trägt auch die gesamte Plattform (Caneland) einen Codenamen, ebenso wie der Chipsatz (Clarksboro). Diese Unterscheidung ist diesmal aber deutlich angebrachter als bisher, steckt doch der Hauptteil der Innovation in Clarksboro, der bis auf weiteres von Intel nur "7300 Chipset" genannt wird. Überhaupt hat der weltgrößte Halbleiter-Hersteller selten eine neue Plattform so spärlich dokumentiert wie bei der Vorstellung der 4-Sockel-Xeons auf Basis der Core-Architektur.

Bisher waren derartige Maschinen mit Intel-Prozessoren nur mit der stark überholten Netburst-Architektur zu haben, die Quad-Core-Xeons der Serie 5300 mit Core-Architektur können nur als Pärchen agieren. Vor etwas über einem Jahr hatte Intel mit dem "Tulsa" genannten Kern als Serie 7100 die letzten "Xeon MP" vorgestellt, die auch im Quartett rechnen können - aber nur mit zwei Kernen pro Sockel. Für Leistungssteigerungen waren damals noch bis zu 16 MByte L3-Cache und 3,4 GHz nötig. Dank Core sind derart teuer zu produzierende Chips nun nicht mehr nötig, für laut Intel-Benchmarks mindestens 50 Prozent mehr Leistung von Xeon 7100 gegenüber Xeon 7300 reichen 2,93 GHz und 8 MByte L2-Cache.

Blockdiagramm Caneland-Plattform Dass Intel sich nun den L3 Cache sparen kann, liegt zum einen am Shared-Cache der Core-Architektur. Zum anderen sitzt im 7300-Chipsatz "Clarksboro" ein so genannter "Snoop Filter" von 64 MByte Größe. Er überwacht die Speicherzugriffe der einzelnen Cores und stellt Cache-Kohärenz her. Erzrivale AMD kann das über die direkten HyperTransport-Verbindungen der Opterons untereinander eleganter lösen. Wie der Schnüffel-Filter genau funktioniert, hat Intel noch nicht erklärt. Aus den dürren Datenblättern ist bisher nur bekannt, dass er Tabellen über die Cache-Belegung enthält und daraus errechnet, welche Cache-Lines gültig sind und welche neu gefüllt werden müssen. In einem voll ausgebauten Tigerton-System stehen dafür jedem Prozessor-Kern jedoch 4 MByte Snoop-Filter zur Verfügung - mithin die doppelte Menge des L2-Caches pro Kern, auch wenn der L2 dynamisch aufgeteilt werden kann. Ob Intel nur einen L3-Cache umbenannt hat, ist somit noch nicht abschließend geklärt.