Anzeige

Intels Core-Architektur im Detail

Anzeige

Wide Dynamic Execution

Die Core-Architektur zählt zur Klasse der "Spaghetti-Code-Optimierer". Schon seit dem Pentium werden bei der betagten x86-Architektur nicht mehr die Assembler-Befehle direkt und der Reihe nach ausgeführt. Stattdessen übersetzen die CPUs diese bei Intel "Macro-Ops" genannten Befehle in kleinere Einheiten namens "Micro-Ops". Diese Micro-Ops arbeitet der Prozessor dann in einer anderen Reihenfolge ab ("out-of-order execution") und handelt dabei auch in vorauseilendem Gehorsam, der "speculative execution". Ist das Ergebnis einer spekulativen Berechnung richtig, wird das Resultat direkt übertragen, falls nicht, wird neu gerechnet.

Vierfach skalar
Vierfach skalar
Vier der eigentlichen Maschinencode-Befehle kann Core in einem Takt verarbeiten, er arbeitet also vierfach skalar gegenüber dreifacher Skalarität beim Pentium 4 und Pentium M. Die Pipeline wurde gegenüber dem letzten Pentium-4-Design "Prescott" von 31 auf 14 Stufen drastisch verkürzt. Gerade die lange Pipe des Prescott wird dafür verantwortlich gemacht, dass der Pentium 4 mit immer höherem Takt kaum noch an Leistung gewinnt. Bei einer langen Pipe ist der Zeitverlust umso größer, wenn eine spekulative Ausführung fehlgeschlagen ist oder eine Sprungvorhersage ("branch prediction") ein fehlerhaftes Ergebnis hatte - die Pipe muss im schlimmsten Fall komplett neu gefüllt werden.

Core kann quer durch einen Prozessorkern gleichzeitig 96 Micro-Ops "in flight" halten, also spekulativ ausführen. Beim Prescott waren es noch 126 Befehle "in flight", in Verbindung mit der kürzeren Pipe ist Core aber deutlich effizienter.

Fusionsprinzipien
Fusionsprinzipien
Ein Ziel der Core-Architektur war auch diese Takt-Effizienz: Mit jedem Zyklus sollen so viele Befehle wie möglich ausgeführt werden. Ein erster Schritt dazu war die bereits mit dem ersten Pentium M "Banias" eingeführte "Micro-Ops-Fusion": Häufig auftretende Abfolgen von Micro-Ops wurden durch eine neue Micro-Op ersetzt. Intel-Mitarbeiter erklären das Konzept oft anhand von Alltagsaufgaben - da wollen wir nicht nachstehen: Man stelle sich zum Beispiel vor, was man morgens vor dem Weg zur Arbeit alles tun muss, etwa Zähneputzen und duschen. Diese Vorgänge kann man nun in einzelne Schritte aufteilen, wenn man sie jemand genau beschreiben will, etwa Zähne putzen: Bürste befeuchten, Tube aufschrauben, Zahnpasta auftragen, Tube verschließen, putzen, spülen. Diese Schritte seien das Beispiel für die Micro-Ops. Da man diese Aktionen immer ausführen muss, wenn man sich die Zähne putzt, kann man die Anweisung auch akbürzen: Putze Dir die Zähne. Das wäre dann die neue Micro-Op für den gesamten Vorgang.

Macro-Ops-Fusion
Macro-Ops-Fusion
In Core kommt dazu noch das Konzept der "Macro-Ops-Fusion", bei der bestimmte Abfolgen von echten Assembler-Befehlen in eine Micro-Op zusammengefasst werden. In unserem Beispiel wären die beiden getrennten Vorgänge "Zähneputzen" und "Duschen", die idealerweise jeden Morgen ausgeführt werden sollten und immer die gleichen Schritte erfordern (gleiche Micro-Ops), dann mit der Anweisung: "Gehe Zähneputzen und Duschen" in eine Micro-Op zusammenzufassen.

Aus dem nassen Bad wieder zur trockenen Prozessormaterie: Bei x86-Code folgt auf den Befehl "Compare" (CMP) meistens ein Sprung mittels "Jump" (JMP). Diese beiden Macro-Ops hat Intel bei Core nun in eine Micro-Op zusammengefasst, so dass sie in einem Takt gemeinsam ausgeführt werden können. Andere Beispiele nannte Intel nicht, die müssen die Programmierer wohl anhand der endgültigen Produkte herausfinden - oder beim endgültigen Erscheinen der CPUs im Datenblatt nachlesen.

Das Konzept der "Wide Dynamic Execution" erfordert in den Core-Prozessoren eine Vielzahl an schnellen Zwischenspeichern ("Buffers"), über die sich Intel ebenfalls noch ausschweigt.

 Intels Core-Architektur im DetailIntels Core-Architektur im Detail 

eye home zur Startseite
HotShot 27. Mär 2006

Nix, weil er kein x86 kann. Daher für uns wertlos. Embedded Systeme wie die PS3 sind...

CPUhabenWoller 22. Mär 2006

Danke! Wie gesagt: Wäre aber ein Traum. Bei Asrock (IIRC) zum Beispiel gibt es aber MBs...

DoomWarrior 19. Mär 2006

Das wird aber dadurch relativiert, das Intel auch für jeden Speichertyp einen anderen...

:-) 18. Mär 2006

Da die Diskussion schon beendet ist, noch ein kleiner Nachtrag, der einen ganz anderen...

Suomynona 18. Mär 2006

Der Mainboard-Hersteller braucht ein Datenblatt mit physichen Kenngroessen, der Software...

Kommentieren



Anzeige

  1. IT Application Specialist Microsoft SharePoint (m/w)
    SCHOTT AG, Mainz
  2. Flash-Ingenieur / ICT-Ingenieur (m/w)
    Preh GmbH, Bad Neustadt (Saale)
  3. Solution Architect (m/w) Business Solutions Group Functions
    IKEA IT Germany GmbH, Wiesbaden (Wallau)
  4. Anwendungsentwickler (m/w) i.s.h.med / COPRA6
    Universitätsmedizin der Johannes Gutenberg-Universität Mainz, Mainz

Detailsuche



Anzeige
Blu-ray-Angebote
  1. Game of Thrones [dt./OV] Staffel 6
    (jeden Dienstag ist eine neue Folge verfügbar)
  2. 3 Blu-rays für 20 EUR
    (u. a. Spaceballs, Anastasia, Bullitt, Over the top, Space Jam)
  3. VORBESTELLBAR: Warcraft: The Beginning (+ Blu-ray)
    32,99€

Weitere Angebote


Folgen Sie uns
       


  1. Internetwirtschaft

    Das ist so was von 2006

  2. NVM Express und U.2

    Supermicro gibt SATA- und SAS-SSDs bald auf

  3. 100 MBit/s

    Telekom bringt 10.000 Haushalten in Großstadt Vectoring

  4. Zum Weltnichtrauchertag

    BSI warnt vor Malware in E-Zigaretten

  5. Analoges Radio

    UKW-Sendeanlage bei laufendem Betrieb umgezogen

  6. Kernel

    Linux 4.7-rc1 unterstützt AMDs Polaris

  7. Fehler in Blogsystem

    200.000 Zugangsdaten von SZ-Magazin kopiert

  8. Aufräumen von Prozessen beim Logout

    Systemd-Neuerung sorgt für Nutzerkontroversen

  9. Overwatch im Test

    Superhelden ohne Sammelsucht

  10. Mobilfunk

    Wirtschaftssenatorin will 5G-Testbed in Berlin durchsetzen



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Intels Compute Stick im Test: Der mit dem Lüfter streamt (2)
Intels Compute Stick im Test
Der mit dem Lüfter streamt (2)
  1. Security Microsoft will Passwort 'Passwort' verbieten
  2. Stratix 10 MX Alteras Chips nutzen HBM2 und Intels Interposer-Technik
  3. HBM2 eSilicon zeigt 14LPP-Design mit High Bandwidth Memory

Xiaomi Mi5 im Test: Das fast perfekte Top-Smartphone
Xiaomi Mi5 im Test
Das fast perfekte Top-Smartphone
  1. Konkurrenz zu DJI Xiaomi mit Kampfpreis für Mi-Drohne
  2. YI 4K Xiaomi greift mit 4K-Actionkamera GoPro an

Hyperloop Global Challenge: Jeder will den Rohrpostzug
Hyperloop Global Challenge
Jeder will den Rohrpostzug
  1. Hyperloop HTT will seine Rohrpostzüge aus Marvel-Material bauen
  2. Hyperloop One Der Hyperloop fährt - wenn auch nur kurz
  3. Inductrack Hyperloop schwebt ohne Strom

  1. Re: Muss man den Kids wirklich so früh den...

    Tragen | 22:15

  2. Re: Kein Bug, nur Kommunikationsproblem

    xUser | 22:14

  3. Re: Kein Splitscreen

    TheUnichi | 22:13

  4. Re: Damit erhöht sich die digitale Kluft...

    brainslayer | 22:11

  5. Re: Seit ET kein interessanter Shooter mehr...

    Eheran | 22:11


  1. 18:53

  2. 18:47

  3. 18:38

  4. 17:41

  5. 16:36

  6. 16:29

  7. 15:57

  8. 15:15


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel