Abo
  • Services:
Anzeige

Intels Core-Architektur im Detail

Wide Dynamic Execution

Die Core-Architektur zählt zur Klasse der "Spaghetti-Code-Optimierer". Schon seit dem Pentium werden bei der betagten x86-Architektur nicht mehr die Assembler-Befehle direkt und der Reihe nach ausgeführt. Stattdessen übersetzen die CPUs diese bei Intel "Macro-Ops" genannten Befehle in kleinere Einheiten namens "Micro-Ops". Diese Micro-Ops arbeitet der Prozessor dann in einer anderen Reihenfolge ab ("out-of-order execution") und handelt dabei auch in vorauseilendem Gehorsam, der "speculative execution". Ist das Ergebnis einer spekulativen Berechnung richtig, wird das Resultat direkt übertragen, falls nicht, wird neu gerechnet.

Anzeige

Vierfach skalar
Vierfach skalar
Vier der eigentlichen Maschinencode-Befehle kann Core in einem Takt verarbeiten, er arbeitet also vierfach skalar gegenüber dreifacher Skalarität beim Pentium 4 und Pentium M. Die Pipeline wurde gegenüber dem letzten Pentium-4-Design "Prescott" von 31 auf 14 Stufen drastisch verkürzt. Gerade die lange Pipe des Prescott wird dafür verantwortlich gemacht, dass der Pentium 4 mit immer höherem Takt kaum noch an Leistung gewinnt. Bei einer langen Pipe ist der Zeitverlust umso größer, wenn eine spekulative Ausführung fehlgeschlagen ist oder eine Sprungvorhersage ("branch prediction") ein fehlerhaftes Ergebnis hatte - die Pipe muss im schlimmsten Fall komplett neu gefüllt werden.

Core kann quer durch einen Prozessorkern gleichzeitig 96 Micro-Ops "in flight" halten, also spekulativ ausführen. Beim Prescott waren es noch 126 Befehle "in flight", in Verbindung mit der kürzeren Pipe ist Core aber deutlich effizienter.

Fusionsprinzipien
Fusionsprinzipien
Ein Ziel der Core-Architektur war auch diese Takt-Effizienz: Mit jedem Zyklus sollen so viele Befehle wie möglich ausgeführt werden. Ein erster Schritt dazu war die bereits mit dem ersten Pentium M "Banias" eingeführte "Micro-Ops-Fusion": Häufig auftretende Abfolgen von Micro-Ops wurden durch eine neue Micro-Op ersetzt. Intel-Mitarbeiter erklären das Konzept oft anhand von Alltagsaufgaben - da wollen wir nicht nachstehen: Man stelle sich zum Beispiel vor, was man morgens vor dem Weg zur Arbeit alles tun muss, etwa Zähneputzen und duschen. Diese Vorgänge kann man nun in einzelne Schritte aufteilen, wenn man sie jemand genau beschreiben will, etwa Zähne putzen: Bürste befeuchten, Tube aufschrauben, Zahnpasta auftragen, Tube verschließen, putzen, spülen. Diese Schritte seien das Beispiel für die Micro-Ops. Da man diese Aktionen immer ausführen muss, wenn man sich die Zähne putzt, kann man die Anweisung auch akbürzen: Putze Dir die Zähne. Das wäre dann die neue Micro-Op für den gesamten Vorgang.

Macro-Ops-Fusion
Macro-Ops-Fusion
In Core kommt dazu noch das Konzept der "Macro-Ops-Fusion", bei der bestimmte Abfolgen von echten Assembler-Befehlen in eine Micro-Op zusammengefasst werden. In unserem Beispiel wären die beiden getrennten Vorgänge "Zähneputzen" und "Duschen", die idealerweise jeden Morgen ausgeführt werden sollten und immer die gleichen Schritte erfordern (gleiche Micro-Ops), dann mit der Anweisung: "Gehe Zähneputzen und Duschen" in eine Micro-Op zusammenzufassen.

Aus dem nassen Bad wieder zur trockenen Prozessormaterie: Bei x86-Code folgt auf den Befehl "Compare" (CMP) meistens ein Sprung mittels "Jump" (JMP). Diese beiden Macro-Ops hat Intel bei Core nun in eine Micro-Op zusammengefasst, so dass sie in einem Takt gemeinsam ausgeführt werden können. Andere Beispiele nannte Intel nicht, die müssen die Programmierer wohl anhand der endgültigen Produkte herausfinden - oder beim endgültigen Erscheinen der CPUs im Datenblatt nachlesen.

Das Konzept der "Wide Dynamic Execution" erfordert in den Core-Prozessoren eine Vielzahl an schnellen Zwischenspeichern ("Buffers"), über die sich Intel ebenfalls noch ausschweigt.

 Intels Core-Architektur im DetailIntels Core-Architektur im Detail 

eye home zur Startseite
HotShot 27. Mär 2006

Nix, weil er kein x86 kann. Daher für uns wertlos. Embedded Systeme wie die PS3 sind...

CPUhabenWoller 22. Mär 2006

Danke! Wie gesagt: Wäre aber ein Traum. Bei Asrock (IIRC) zum Beispiel gibt es aber MBs...

DoomWarrior 19. Mär 2006

Das wird aber dadurch relativiert, das Intel auch für jeden Speichertyp einen anderen...

sihaya 17. Mär 2006

sorry cs macht nich soviel laune wie ne richtige wumme, aber egal, auch wenn die 200.000...

1st1 17. Mär 2006

Rrrrööööööchtööööög! Der Kandidat hat eine halbe aufgeblasene Waschmaschine und 99...



Anzeige

Stellenmarkt
  1. FRITZ & MACZIOL group, deutschlandweit
  2. Bundesanstalt für Immobilienaufgaben, Bonn
  3. operational services GmbH & Co. KG, Frankfurt am Main, München, Nürnberg, Wolfsburg
  4. Energiedienst Holding AG, Rheinfelden (Baden) bei Lörrach


Anzeige
Blu-ray-Angebote
  1. (u. a. The Expendables 3 Extended 7,29€, Fight Club 6,56€, Predator 1-3 Collection 24,99€)
  2. 9,99€
  3. 21,99€ (Vorbesteller-Preisgarantie)

Folgen Sie uns
       


  1. Linux

    Kernel-Sicherheitsinitiative wächst "langsam aber stetig"

  2. VR-Handschuh

    Dexta Robotics' Exoskelett für Motion Capturing

  3. Dragonfly 44

    Eine Galaxie fast ganz aus dunkler Materie

  4. Gigabit-Breitband

    Google Fiber soll Alphabet zu teuer sein

  5. Google-Steuer

    EU-Kommission plädiert für europäisches Leistungsschutzrecht

  6. Code-Gründer Thomas Bachem

    "Wir wollen weg vom Frontalunterricht"

  7. Pegasus

    Ausgeklügelte Spyware attackiert gezielt iPhones

  8. Fenix Chronos

    Garmins neue Sport-Smartwatch kostet ab 1.000 Euro

  9. C-94

    Cratoni baut vernetzten Fahrradhelm mit Crash-Sensor

  10. Hybridluftschiff

    Airlander 10 streifte Überlandleitung



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Next Gen Memory: So soll der Speicher der nahen Zukunft aussehen
Next Gen Memory
So soll der Speicher der nahen Zukunft aussehen
  1. Arbeitsspeicher DDR5 nähert sich langsam der Marktreife
  2. SK Hynix HBM2-Stacks mit 4 GByte ab dem dritten Quartal verfügbar
  3. Arbeitsspeicher Crucial liefert erste NVDIMMs mit DDR4 aus

Wiper Blitz 2.0 im Test: Kein spießiges Rasenmähen mehr am Samstag (Teil 2)
Wiper Blitz 2.0 im Test
Kein spießiges Rasenmähen mehr am Samstag (Teil 2)
  1. Softrobotik Oktopus-Roboter wird mit Gas angetrieben
  2. Warenzustellung Schweizer Post testet autonome Lieferroboter
  3. Lockheed Martin Roboter Spider repariert Luftschiffe

8K- und VR-Bilder in Rio 2016: Wenn Olympia zur virtuellen Realität wird
8K- und VR-Bilder in Rio 2016
Wenn Olympia zur virtuellen Realität wird
  1. 400 MBit/s Telefónica und Huawei starten erstes deutsches 4.5G-Netz
  2. Medienanstalten Analoge TV-Verbreitung bindet hohe Netzkapazitäten
  3. Mehr Programme Vodafone Kabel muss Preise für HD-Einspeisung senken

  1. Re: Die Firmen muessen fordern!

    Kleine Schildkröte | 15:28

  2. Re: Was? Kann doch gar nicht sein.

    garaone | 15:27

  3. Re: Nur um das nochmal klar zu stellen

    Shoopi | 15:23

  4. Re: Das ist nicht das Problem! Im Gegenteil.

    HerrMannelig | 15:19

  5. Re: Hat sich eigentlich die Compression beim...

    Kleine Schildkröte | 15:16


  1. 15:33

  2. 15:17

  3. 14:29

  4. 12:57

  5. 12:30

  6. 12:01

  7. 11:57

  8. 10:40


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel