Intels Core-Architektur im Detail

Anzeige

Wide Dynamic Execution

Die Core-Architektur zählt zur Klasse der "Spaghetti-Code-Optimierer". Schon seit dem Pentium werden bei der betagten x86-Architektur nicht mehr die Assembler-Befehle direkt und der Reihe nach ausgeführt. Stattdessen übersetzen die CPUs diese bei Intel "Macro-Ops" genannten Befehle in kleinere Einheiten namens "Micro-Ops". Diese Micro-Ops arbeitet der Prozessor dann in einer anderen Reihenfolge ab ("out-of-order execution") und handelt dabei auch in vorauseilendem Gehorsam, der "speculative execution". Ist das Ergebnis einer spekulativen Berechnung richtig, wird das Resultat direkt übertragen, falls nicht, wird neu gerechnet.

Vierfach skalar
Vierfach skalar
Vier der eigentlichen Maschinencode-Befehle kann Core in einem Takt verarbeiten, er arbeitet also vierfach skalar gegenüber dreifacher Skalarität beim Pentium 4 und Pentium M. Die Pipeline wurde gegenüber dem letzten Pentium-4-Design "Prescott" von 31 auf 14 Stufen drastisch verkürzt. Gerade die lange Pipe des Prescott wird dafür verantwortlich gemacht, dass der Pentium 4 mit immer höherem Takt kaum noch an Leistung gewinnt. Bei einer langen Pipe ist der Zeitverlust umso größer, wenn eine spekulative Ausführung fehlgeschlagen ist oder eine Sprungvorhersage ("branch prediction") ein fehlerhaftes Ergebnis hatte - die Pipe muss im schlimmsten Fall komplett neu gefüllt werden.

Core kann quer durch einen Prozessorkern gleichzeitig 96 Micro-Ops "in flight" halten, also spekulativ ausführen. Beim Prescott waren es noch 126 Befehle "in flight", in Verbindung mit der kürzeren Pipe ist Core aber deutlich effizienter.

Fusionsprinzipien
Fusionsprinzipien
Ein Ziel der Core-Architektur war auch diese Takt-Effizienz: Mit jedem Zyklus sollen so viele Befehle wie möglich ausgeführt werden. Ein erster Schritt dazu war die bereits mit dem ersten Pentium M "Banias" eingeführte "Micro-Ops-Fusion": Häufig auftretende Abfolgen von Micro-Ops wurden durch eine neue Micro-Op ersetzt. Intel-Mitarbeiter erklären das Konzept oft anhand von Alltagsaufgaben - da wollen wir nicht nachstehen: Man stelle sich zum Beispiel vor, was man morgens vor dem Weg zur Arbeit alles tun muss, etwa Zähneputzen und duschen. Diese Vorgänge kann man nun in einzelne Schritte aufteilen, wenn man sie jemand genau beschreiben will, etwa Zähne putzen: Bürste befeuchten, Tube aufschrauben, Zahnpasta auftragen, Tube verschließen, putzen, spülen. Diese Schritte seien das Beispiel für die Micro-Ops. Da man diese Aktionen immer ausführen muss, wenn man sich die Zähne putzt, kann man die Anweisung auch akbürzen: Putze Dir die Zähne. Das wäre dann die neue Micro-Op für den gesamten Vorgang.

Macro-Ops-Fusion
Macro-Ops-Fusion
In Core kommt dazu noch das Konzept der "Macro-Ops-Fusion", bei der bestimmte Abfolgen von echten Assembler-Befehlen in eine Micro-Op zusammengefasst werden. In unserem Beispiel wären die beiden getrennten Vorgänge "Zähneputzen" und "Duschen", die idealerweise jeden Morgen ausgeführt werden sollten und immer die gleichen Schritte erfordern (gleiche Micro-Ops), dann mit der Anweisung: "Gehe Zähneputzen und Duschen" in eine Micro-Op zusammenzufassen.

Aus dem nassen Bad wieder zur trockenen Prozessormaterie: Bei x86-Code folgt auf den Befehl "Compare" (CMP) meistens ein Sprung mittels "Jump" (JMP). Diese beiden Macro-Ops hat Intel bei Core nun in eine Micro-Op zusammengefasst, so dass sie in einem Takt gemeinsam ausgeführt werden können. Andere Beispiele nannte Intel nicht, die müssen die Programmierer wohl anhand der endgültigen Produkte herausfinden - oder beim endgültigen Erscheinen der CPUs im Datenblatt nachlesen.

Das Konzept der "Wide Dynamic Execution" erfordert in den Core-Prozessoren eine Vielzahl an schnellen Zwischenspeichern ("Buffers"), über die sich Intel ebenfalls noch ausschweigt.

 Intels Core-Architektur im DetailIntels Core-Architektur im Detail 

HotShot 27. Mär 2006

Nix, weil er kein x86 kann. Daher für uns wertlos. Embedded Systeme wie die PS3 sind...

CPUhabenWoller 22. Mär 2006

Danke! Wie gesagt: Wäre aber ein Traum. Bei Asrock (IIRC) zum Beispiel gibt es aber MBs...

DoomWarrior 19. Mär 2006

Das wird aber dadurch relativiert, das Intel auch für jeden Speichertyp einen anderen...

:-) 18. Mär 2006

Da die Diskussion schon beendet ist, noch ein kleiner Nachtrag, der einen ganz anderen...

Suomynona 18. Mär 2006

Der Mainboard-Hersteller braucht ein Datenblatt mit physichen Kenngroessen, der Software...

Kommentieren



Anzeige

  1. Teamleiter Java Softwareentwicklung (m/w)
    über HRM CONSULTING GmbH, Berlin
  2. Entwicklungsingenieur (m/w) Software
    EBE Elektro-Bau-Elemente GmbH, Leinfelden-Echterdingen bei Stuttgart
  3. Gruppenleiter (m/w) für Software-Qualitätsmanagement
    TRUMPF GmbH + Co. KG, Ditzingen bei Stuttgart
  4. Projektleiter/in Software für mechatronische Fahrwerksysteme
    Schaeffler Technologies GmbH & Co. KG, Herzogenaurach

 

Detailsuche


Folgen Sie uns
       


  1. Pangu 1.0.1

    Jailbreak für iOS 8.1

  2. Gratiseinwilligung für Google

    Verlage knicken beim Leistungsschutzrecht ein

  3. John Riccitiello

    Ex-EA-Chef ist neuer Boss von Unity Technologies

  4. Android Wear

    Moto 360 und G Watch erhalten Update

  5. Digitale Dividende II

    Bundesnetzagentur will DVB-T ab April 2015 beenden

  6. Security

    Gefährliche Schwachstellen im UEFI-Bios

  7. Broadcom

    Chips für Router mit G.Fast sind fertig

  8. Canon Filmkamera

    EOS C100 Mark II mit Dual-Pixel-AF und besserem Sucher

  9. Samsung

    Galaxy-Geräte mit Knox für US-Regierung zertifiziert

  10. Sammelkarten

    Hearthstone erst 2015 auf Smartphones



Haben wir etwas übersehen?

E-Mail an news@golem.de



Data Management: Wie Hauptspeicherdatenbanken arbeiten
Data Management
Wie Hauptspeicherdatenbanken arbeiten

Kazam Tornado 348 ausprobiert: Das dünnste Smartphone der Welt hat ein versichertes Display
Kazam Tornado 348 ausprobiert
Das dünnste Smartphone der Welt hat ein versichertes Display

iMac mit Retina 5K angeschaut: Eine Lupe könnte helfen
iMac mit Retina 5K angeschaut
Eine Lupe könnte helfen
  1. Apple Tonga-XT-Chip mit 3,5 TFLOPs für den iMac Retina
  2. iFixit iMac mit Retina-Display ist schwer zu reparieren
  3. Apple iMac Retina bringt mehr als 14 Megapixel auf das Display

    •  / 
    Zum Artikel