Mathematische Methoden für fehlerfreies Chip-Design

BMBF-Förderung soll Computersysteme sicherer machen

Mathematische Methoden sollen helfen, Fehler beim Entwurf von Computerchips zu vermeiden, schließlich können diese sehr teuer und gefährlich werden. Entsprechende mathematische Grundlagen seien jetzt mit Förderung durch das Bundesministerium für Bildung und Forschung (BMBF) entwickelt und erprobt worden, so das Ministerium.

Im Rahmen des BMBF-Projekts Verisoft wurden Methoden entwickelt, mit denen mathematisch nachgewiesen werden kann, dass die Logik von Schaltungen keine Funktionsfehler enthält. Das BMBF verlängerte daraufhin die Laufzeit der Förderung um zwei Jahre bis 2007 und stockte die Fördersumme um 7,2 Millionen Euro auf 14,8 Millionen Euro auf.

An dem Projekt sind unter der Leitung des Instituts für Rechnerarchitektur der Universität des Saarlandes neun Forschungspartner aus der Wissenschaft und vier aus der Industrie beteiligt. Ihre Methoden der formalen Verifikation könnten die heute üblichen Simulationstests ersetzen.

Am Beispiel des Infineon-Prozessors TriCore 2, der vor allem in der Automobilelektronik eingesetzt werden soll, konnten die Wissenschaftler erstmals nachweisen, dass die Verifikationstechniken auf hochkomplexe Designs angewendet werden können. Zusammen mit T-Systems und BMW arbeiten die Verisoft-Forscher auch an Methoden der formalen Verifikation für die Bereiche IT-Sicherheit und Automotive. Dabei geht es unter anderem um die Entwicklung eines chipkartenbasierten biometrischen Identifikationssystems.