IDF: Many-Core - Prozessoren mit dutzenden Kernen

Das Packaging spielt auch eine Rolle dabei, die Kerne ausreichend schnell an den Speicher anbinden und mit Daten versorgen zu können - die Zahl der Pins muss um bis zum Hundertfachen angehoben werden. Außerdem werden mehrere Speichercontroller direkt im Chip vonnöten, um die Datentransfers besser bewältigen zu können.

Intel untersucht gerade zwei Alternativen für die Platzierung vieler Kerne in einem Chip-Gehäuse - zum einen das 3D-Stacking, bei dem zwei Wafer elektrisch über Millionen von Kontakten verbunden werden. So lässt sich - auch weil es auf Grund der Hitzeentwicklung unproblematisch sein soll - ein CPU-Wafer und ein DRAM-Wafer verbinden. Die Alternative ist das Die-Stacking, wobei einzelne Chips über- und nebeneinander gestapelt werden. Hierbei könnten funktionierende Kerne verbaut werden, dafür ist aber die Fertigung aufwendiger. Noch müssen die beiden Fertigungstechniken aber weiterentwickelt werden.

Damit auch entsprechend hochparalleler Programm-Code für künftige Many-Core-Systeme entwickelt werden kann, entwickelt Intel einen speziellen Compiler, der auf einer neuen "domainspezifischen" Sprache mit Codenamen Baker aufsetzt und Programme in Many-Core-Runtimes umwandelt. Bei der Ausführung soll dann das System automatisch entscheiden können, wie viele Kerne benötigt werden. Noch gibt es aber nur ein experimentelles XScale-System, das zum Testen genutzt wird.