Toshiba baut kompaktes Multi-Chip-Gehäuse

Flaches Multi Chip Package für Speicherchips

Toshiba hat ein neues Multi-Chip-Gehäuse (MCP, Multi Chip Package) entwickelt, das bei einer Höhe von nur 1,4 mm bis zu neun Komponentenschichten unterbringt. Mit der neuen Technik sei es aber auch möglich, Speicherchips mit einer Höhe von nur 70 Mikron zu fertigen - 15 Mikron weniger als bisher.

Toshiba schichtet dabei drei Speicherchips sowie drei Trenner übereinander und verspricht so bis zu 50 Prozent weniger Platzbedarf, wobei sowohl SRAM, SDRAM, Pseudo SRAM, NOR Flash Memory als auch NAND Flash Memory verbaut werden kann. Insgesamt sollen so auf 11 mm x 14 mm x 1,4 mm bis zu 776 MBit untergebracht werden.

Das neue Multi-Chip-Gehäuse soll aber auch den Datentransfer zwischen CPU und MCP durch die Nutzung eines "Triple-Data Bus Systems" beschleunigen. Allerdings unterstützt der Bus bei höchster Geschwindigkeit nur SDRAM und NOR sowie bei mittlerer Geschwindigkeit SRAM und NOR.

Toshiba will das neue Multi-Chip-Gehäuse im Mai 2004 auf dem Markt einführen und fasst dabei vor allem den Markt für mobile Endgeräte ins Auge.