RaSer - Rambus demonstriert Hochgeschwindigkeits-Bus

Erste Demonstration auf Fachmesse DesignCon 2002

Auf der vom 28. bis 30. Januar stattfindenden Fachmesse DesignCon 2002 zeigt Rambus, ein Speichertechnologie-Hersteller, erstmals seinen seriellen Hochgeschwindigkeits-Bus RaSer in Aktion. RaSer ist zum Aufbau serieller Punkt-zu-Punkt-Verbindungen in Netzwerk-, Server- und Datenspeicherungs-Anwendungen gedacht.

Die demonstrierte, in 0,13 Mikron gefertigte "RaSer 0,13 Micron 3,2 Gbps Quad SerDes Cell" soll 3,2 Gigabit (rund 400 MByte) Daten pro Sekunde übertragen können. Dabei handelt es sich der Bezeichnung zufolge um eine Konfiguration mit vierfachen Kanälen, so dass 0,8 Gigabit (100 MByte) Daten pro Sekunde pro Kanal in jede Richtung übermittelt werden können.

RaSer soll laut ursprünglicher Ankündigung besonders hohe Bandbreiten über eine maximale Leitungslänge von ca. 76 cm zwischen Chips und Steckkarten ermöglichen. Dabei können Konfigurationen mit einfachen, doppelten und vierfachen Kanälen genutzt werden. Die fertigen Chips sollen pro Kanal Datenraten von 1,0 bis 3,125 Gigabit/s unterstützen, so dass ein "Quad RaSer" bis zu 12,5 Gigabit/s in beide Richtungen bzw. Vollduplex 25 Gigabit/s übertragen kann. Intel hat die Rambus-RaSer-Technik bereits lizenziert.

Außerdem will Rambus auf der DesignCon 2002 zwei technische Dokumente vorstellen, in denen die nächste Generation der "3,2 GHz Yellowstone Memory Signaling Technology" sowie eine neue Technik für Hochgeschwindigkeits-Modell-Optimierung beschrieben werden. Die Rambus-Yellowstone-Technik soll Speicherschnittstellen mit Multi-Gigabit-Datenraten für geringe Kosten möglich machen. Derzeit testet das Unternehmen verschiedene Prototypen, um verlässliche Modelle für Simulationen erstellen zu können. So will man bei hohen Bitraten auftretende Hochfrequenz-Effekte, Fertigungsvariationen und andere Probleme besser verstehen können, um Spannungs- und Timing-Spielräume darauf anpassen zu können.